| 主权项 |
1.一种机密资讯处理系统,其特征是: 具备有:记忆器,用来储存软体;CPU用来执行从记忆 器读出上述软体;及LSI,其具有用来检测软体之更 改之更改检测电路和用来进行软体之认证之认证 处理电路之至少一方之电路,同时具有利用软体之 控制藉以处理机密资讯之电路; 上述LSI对上述软体,利用上述更改检测电路或上述 认证处理电路,进行更改检测和认证之至少一方之 处理,根据其结果由上述LSI决定上述LSI之动作。 2.如申请专利范围第1项之机密资讯处理系统,其中 在更改检测之结果是检测到有更改之情况,或是认 证处理之结果是认证失败之情况,停止上述LSI内之 上述机密资讯输入/输出端子之动作。 3.如申请专利范围第1项之机密资讯处理系统,其中 在更改检测之结果是未检测到有更改之情况,或是 认证处理之结果是认证成功之情况,开始LSI内之机 密资讯输入/输出端子之动作。 4.如申请专利范围第1项之机密资讯处理系统,其中 在更改检测之结果是检测到有更改之情况,或是认 证处理之结果是认证失败之情况,停止LSI内之处理 机密资讯之电路之动作。 5.如申请专利范围第1项之机密资讯处理系统,其中 在更改检测之结果是未检测到有更改之情况,或是 认证处理之结果是认证成功之情况,开始LSI内之处 理机密资讯之电路之动作。 6.如申请专利范围第1项之机密资讯处理系统,其中 软体在组装前预先求得杂凑値,具有使其结果密码 化之第1密码化杂凑値; 更改检测电路具有:第1解码电路,其使用第1解码键 用来对上述第1密码化杂凑値进行解码;杂凑制成 电路其在上述软体之执行时,制成上述软体之第1 杂凑値;及第1比较器,其使利用上述第1解码电路对 上述第1密码化杂凑値进行解码所获得之値,和上 述第1杂凑値进行比较,用来检测上述软体之更改 。 7.如申请专利范围第1项之机密资讯处理系统,其中 软体在组装前,在指定之位置连结第1常数,利用软 体密码键进行密码化; 更改检测电路具有:软体解码电路,其具有第2常数, 同时使用软体解码键对上述软体进行解码,从上述 指定之位置取出第1比较値;及第2比较器,其使上述 第1比较値和上述第2常数进行比较,用来检测软体 之更改。 8.如申请专利范围第1项之机密资讯处理系统,其中 认证处理电路具有:第1乱数产生电路,用来产生第1 乱数;第1电路,其使用第1共用键,对上述第1乱数进 行第1单向函数处理;和第3比较器; 软体具有第1功能,其使用共用键对上述第1乱数进 行第1单向函数处理; 上述第3比较器使利用上述认证处理电路进行第1 单向函数处理之结果所获得之第2比较値,和在上 述软体对从上述认证处理电路输入之上述第1乱数 进行上述第1单向函数处理之结果所获得之第3比 较値进行比较,用来认证上述软体。 9.如申请专利范围第1项之机密资讯处理系统,其中 认证处理电路具有:第2电路,其使用第2共用键用来 进行第2单向函数处理;和第4比较器; 软体具有:第2功能,其使用共用键进行第2单向函数 处理;和第1乱数产生功能,用来产生第2乱数; 上述第4比较器使在上述软体对上述第1乱数产生 功能所产生之上述第2乱数进行上述第2单向函数 处理之结果所获得之第4比较値,和在上述认证处 理电路,利用上述第2电路对从上述软体输入之第2 乱数进行上述第2单向函数处理之结果所获得之第 5比较値进行比较,用来认证上述软体。 10.如申请专利范围第1项之机密资讯处理系统,其 中 认证处理电路具有:第2乱数产生电路;第3电路,其 使用第3共用键进行第3单向函数处理;和第5比较器 ;上述第2乱数产生电路用来产生第3乱数; 软体具有:第3功能,其使用共用键进行第3单向函数 处理;第2乱数产生功能;和第1比较功能,用来使被 提供之二个値进行比较;上述第2乱数产生功能用 来产生第4乱数; 上述第5比较器使在上述认证处理电路之上述第3 电路对上述第3乱数进行上述第3单向函数处理之 结果之第6比较値,和在上述软体利用上述第3功能 对上述第3乱数进行上述第3单向函数处理之结果 之第7比较进行比较; 上述第1比较功能使在上述软体内对上述第4乱数 进行上述第3单向函数处理之结果之第8比较値,和 在上述认证处理电路之上述第3电路对上述第4乱 数进行上述第3单向函数处理之结果之第9比较値 进行比较,藉以使LSI和软体互相认证。 11.如申请专利范围第1项之机密资讯处理系统,其 中在未检测到更改,而且不是认证失败之情况时, 在LSI和软体之间产生以乱数为基础之共用之第1对 话键,进行使用上述第1对话键之密码化通信。 12.如申请专利范围第11项之机密资讯处理系统,其 中具有第1计数器,其在进行使用第1对话键之密码 化通信时,用来计测通信次数,和具有第1乱数再发 行信号产生电路,其在进行一定次数之通信后,产 生第1乱数再发行信号以促成新乱数之产生,可以 用来更新第1对话键。 13.如申请专利范围第12项之机密资讯处理系统,其 中具有重设信号产生电路,其在进行过一定次数之 通信后之情况,在产生第1乱数再发行信号之同时, 产生第1对话键重设信号,将LSI和软体所保持之第1 对话键重设成为互不相同之値。 14.如申请专利范围第12项之机密资讯处理系统,其 中具有通信电路停止信号产生电路,其在进行过一 定次数之通信后之情况,在产生第1乱数再发行信 号之同时,产生通信电路停止信号,藉以停止LSI内 之机密资讯输入/输出端子之动作。 15.如申请专利范围第1项之机密资讯处理系统,其 中 软体在组装前预先求得杂凑値,具有使其结果密码 化之第1密码化杂凑値; 更改检测电路具有:第1解码电路,其使用第1解码键 用来对上述第1密码化杂凑値进行解码;杂凑制成 电路,其在上述软体之执行时,制成上述软体之第1 杂凑値;及第1比较器,其使利用上述第1解码电路对 上述第1密码化杂凑値进行解码所获得之値,和上 述第1杂凑値进行比较藉以检测上述软体之更改; 依照其结果使动作停止/开始的电路作为认证处理 电路; 上述认证处理电路具有:第2乱数产生电路;第3电路 ,其使用第3共用键进行第3单向函数处理;和第5比 较器;上述第2乱数产生电路用来产生第3乱数; 在此种情况上述软体具有:第3功能,其使用共用键 进行第3单向函数处理;第2乱数产生功能;和第1比 较功能,其使被提供之二个値进行比较;上述第2乱 数产生功能用来产生第4乱数; 上述第5比较器使在上述认证处理电路之上述第3 电路对上述第3乱数进行上述第3单向函数处理之 结果之第6比较値,和在上述软体利用上述第3功能 对上述第3乱数进行上述第3单向函数处理之结果 之第7比较値进行比较; 上述第1比较功能使在上述软体内对上述第4乱数 进行上述第3单向函数处理之结果之第8比较値,和 在上述认证处理电路之上述第3电路对上述第4乱 数进行上述第3单向函数处理之结果之第9比较値 进行比较,藉以使LSI和软体互相认证,以依照其认 证处理结果开始/停止动作之电路作为进行密码化 通信之电路; 进行上述密码化通信之电路,在未检测到更改,而 且不是认证失败之情况时,在LSI和软体之间产生以 乱数为基础之共用之第1对话键,进行使用上述第1 对话键之密码化通信; 具有第1计数器,其在进行上述密码化通信时,用来 计数通信次数,和具有第1乱数再发行信号产生电 路,其在进行一定次数之通信后,产生第1乱数再发 行信号,促成新乱数之产生,可以用来更新第1对话 键;和 具有重设信号产生电路,其在进行过一定次数之通 信后之情况,在产生第1乱数再发行信号之同时,产 生第1对话键重设信号,将LSI和软体所保持之第1对 话键重设成为互不相同之値。 16.一种大型积体电路(LSI),其特征是具备有更改检 测电路和认证处理电路之至少一方之电路,和利用 CPU所执行之软体之控制用来处理机密资讯之电路, 利用上述更改检测电路或上述认证处理电路,对上 述软体进行更改检测和认证之至少一方之处理,根 据其结果决定动作或不动作。 17.如申请专利范围第16项之大型积体电路,其中具 有机密资讯输入/输出端子,在更改检测之结果是 检测到有更改之情况,或是认证处理之结果是认证 失败之情况,停止上述机密资讯输入/输出端子之 动作。 18.如申请专利范围第16项之大型积体电路,其中具 有机密资讯输入/输出端子,在更改检测之结果是 未检测到有更改之情况,或是认证处理之结果是认 证成功之情况,开始上述机密资讯输入/输出端子 之动作。 19.如申请专利范围第16项之大型积体电路,其中在 更改检测之结果是检测到有更改之情况,或是认证 处理之结果是认证失败之情况,停止处理机密资讯 之电路之动作。 20.如申请专利范围第16项之大型积体电路,其中在 更改检测之结果是未检测到有更改之情况,或是认 证处理之结果是认证成功之情况,开始处理机密资 讯之电路之动作。 21.如申请专利范围第16项之大型积体电路,其中 软体在组装前预先求得杂凑値,具有使其结果密码 化之第1密码化杂凑値; 更改检测电路具有:第1解码电路,其使用第1解码键 用来对上述第1密码化杂凑値进行解码;杂凑制成 电路,在上述软体之执行时,制成上述软体之第1杂 凑値;及第1比较器,其使利用上述第1解码电路对上 述第1密码化杂凑値进行解码所获得之値,和上述 第1杂凑値进行比较,用来检测上述软体之更改。 22.如申请专利范围第16项之大型积体电路,其中 软体在组装前,在指定之位置连结第1常数,利用软 体密码键进行密码化; 更改检测电路具有:软体解码电路,其具有第2常数, 同时使用软体解码键对上述软体进行解码,从上述 指定之位置取出第1比较値;及第2比较器,其使上述 第1比较値和上述第2常数进行比较,用来检测软体 之更改。 23.如申请专利范围第16项之大型积体电路,其中 认证处理电路具有:第1乱数产生电路,用来产生第1 乱数;第1电路,其使用第1共用键,对上述第1乱数进 行第1单向函数处理;和第3比较器; 软体具有第1功能,其使用共用键对上述第1乱数进 行第1单向函数处理; 上述第3比较器使利用上述认证处理电路进行第1 单向函数处理之结果所获得之第2比较値,和在上 述软体对从上述认证处理电路输入之上述第1乱数 进行上述第1单向函数处理之结果所获得之第3比 较値进行比较,用来认证上述软体。 24.如申请专利范围第16项之大型积体电路,其中 认证处理电路具有:第2电路,其使用第2共用键用来 进行第2单向函数处理;和第4比较器; 软体具有:第2功能,其使用共用键进行第2单向函数 处理;和第1乱数产生功能,用来产生第2乱数; 上述第4比较器使在上述软体对上述第1乱数产生 功能所产生之上述第2乱数进行上述第2单向函数 处理之结果所获得之第4比较値,和在上述认证处 理电路,利用上述第2电路对从上述软体输入之上 述第2乱数进行上述第2单向函数处理之结果所获 得之第5比较値进行比较,用来认证上述软体。 25.如申请专利范围第16项之大型积体电路,其中 认证处理电路具有:第2乱数产生电路;第3电路,其 使用第3共用键进行第3单向函数处理;和第5比较器 ;上述第2乱数产生电路用来产生第3乱数; 软体具有:第3功能,其使用共用键进行第3单向函数 处理;第2乱数产生功能;和第1比较功能,用来使被 提供之二个値进行比较;上述第2乱数产生功能用 来产生第4乱数; 上述第5比较器使在上述认证处理电路之上述第3 电路对上述第3乱数进行上述第3单向函数处理之 结果之第6比较値,和在上述软体利用上述第3功能 对上述第3乱数进行上述第3单向函数处理之结果 之第7比较値进行比较; 上述第1比较功能使在上述软体内对上述第4乱数 进行上述第3单向函数处理之结果之第8比较値,和 在上述认证处理电路之上述第3电路对上述第4乱 数进行上述第3单向函数处理之结果之第9比较値 进行比较,藉以使LSI和软体互相认证。 26.如申请专利范围第16项之大型积体电路,其中在 未检测到更改,而且不是认证失败之情况时,在LSI 和软体之间产生以乱数为基础之共用之第1对话键 ,进行使用上述第1对话键之密码化通信。 27.如申请专利范围第26项之大型积体电路,其中具 有第1计数器,其在进行使用第1对话键之密码化通 信时,用来计测通信次数,和具有第1乱数再发行信 号产生电路,其在进行一定次数之通信后,产生第1 乱数再发行信号以促成新乱数之产生,可以用来更 新第1对话键。 28.如申请专利范围第27项之大型积体电路,其中具 有重设信号产生电路,其在进行过一定次数之通信 后之情况,在产生第1乱数再发行信号之同时,产生 第1对话键重设信号,将LSI和软体所保持之第1对话 键重设成为互不相同之値。 29.如申请专利范围第27项之大型积体电路,其中是 具有通信电路停止信号产生电路,其在进行过一定 次数之通信后之情况,在产生第1乱数再发行信号 之同时,产生通信电路停止信号,藉以停止LSI内之 机密资讯输入/输出端子之动作。 30.如申请专利范围第16项之大型积体电路,其中 软体在组装前预先求得杂凑値,具有使其结果密码 化之第1密码化杂凑値; 更改检测电路具有:第1解码电路,其使用第1解码键 用来对上述第1密码化杂凑値进行解码;杂凑制成 电路,其在上述软体之执行时,制成上述软体之第1 杂凑値;及第1比较器,其使利用上述第1解码电路对 上述第1密码化杂凑値进行解码所获得之値,和上 述第1杂凑値进行比较藉以检测上述软体之更改; 依照其结果使动作停止/开始的电路作为认证处理 电路; 上述认证处理电路具有:第2乱数产生电路;第3电路 ,其使用第3共用键进行第3单向函数处理;和第5比 较器;上述第2乱数产生电路用来产生第3乱数; 在此种情况上述软体具有:第3功能,其使用共用键 进行第3单向函数处理;第2乱数产生功能;和第1比 较功能,其使被提供之二个値进行比较;上述第2乱 数产生功能用来产生第4乱数; 上述第5比较器使在上述认证处理电路之上述第3 电路对上述第3乱数进行上述第3单向函数处理之 结果之第6比较値,和在上述软体利用上述第3功能 对上述第3乱数进行上述第3单向函数处理之结果 之第7比较値进行比较; 上述第1比较功能使在上述软体内对上述第4乱数 进行上述第3单向函数处理之结果之第8比较値,和 在上述认证处理电路之上述第3电路对上述第4乱 数进行上述第3单向函数处理之结果之第9比较値 进行比较,藉以使LSI和软体互相认证,以依照其认 证处理结果开始/停止动作之电路作为进行密码化 通信之电路; 进行上述密码化通信之电路,在未检测到更改,而 且不是认证失败之情况时,在LSI和软体之间产生以 乱数为基础之共用之第1对话键,进行使用上述第1 对话键之密码化通信; 具有第1计数器,其在进行上述密码化通信时,用来 计数通信次数,和具有第1乱数再发行信号产生电 路,其在进行一定次数之通信后,产生第1乱数再发 行信号,促成新乱数之产生,可以用来更新第1对话 键;和 具有重设信号产生电路,其在进行过一定次数之通 信后之情况,在产生第1乱数再发行信号之同时,产 生第1对话键重设信号,将LSI和软体所保持之第1对 话键重设成为互不相同之値。 图式简单说明: 图1表示机密处理装置之构造。 图2表示本发明所使用之机密资讯处理用LSI之主要 构造。 图3表示本发明所使用之机密资讯处理用LSI之动作 之流程图。 图4表示本发明之第1实施形态,第2实施形态,第3实 施形态所使用之机密资讯处理软体之密码化杂凑 値之导出过程。 图5表示本发明之第1实施形态,第2实施形态,第3实 施形态所使用之机密资讯处理软体之构造和记忆 器之内容。 图6表示本发明之第1实施形态之机密资讯处理系 统之动作和机密资讯处理用LSI之构造。 图7表示本发明之第2实施形态之机密资讯处理系 统之动作和机密资讯处理用LSI之构造。 图8表示本发明之第3实施形态之机密资讯处理系 统之动作和机密资讯处理用LSI之构造。 图9表示本发明之第4实施形态所使用之机密资讯 处理软体之构造和记忆器之内容。 图10表示本发明之第4实施形态之机密资讯处理系 统之动作和机密资讯处理用LSI之构造。 |
