| 摘要 |
Ein Halbleiterspeichermodul, das beispielsweise als ein FBDIMM-Speichermodul ausgebildet ist, weist ein planares Design auf. In der Konfiguration 2Rx4 sind auf einer Oberseite (O1) einer Modulplatine (MP) Halbleiterbausteine (B) in zwei Reihen (R11, R12) und ebenso auf einer Unterseite (O2) der Modulplatine Halbleiterspeicherbausteine (B) in jeweils zwei Reihen (R21, R22) angeordnet. Im Gegensatz zu einem "Stacked DRAM"-Design enthalten die Halbleiterbausteine gemäß dem planaren Design nur einen Speicherchip (U). Durch Verwendung eines parallelen Routings für einen Command Adress Bus (CA) und einen On-Die Termination Bus (ODTLB) lassen sich die Adress-, Takt- und Steuerbusse lastmäßig anpassen, sodass unterschiedliche Signallaufzeiten auf den verschiedenen Bussen weitestgehend vermieden werden.
|
