发明名称 |
半导体器件及其制作方法 |
摘要 |
一种半导体器件(100),包括:元件形成区,其具有在其中形成的栅电极(108);和周围区,其形成在元件形成区的外围中并且具有在其中形成的元件隔离区(118)。在半导体衬底(101)的主表面上,形成平行pn层,该平行pn层具有在其中交替地排列的N型漂移区(104)和P型柱区(106)。在周围区中,形成场电极(120),但是场电极(120)不形成在P型柱区(106)上。周围区中的P型柱区(106)形成有大于或等于元件形成区中的P型柱区(106)的深度。 |
申请公布号 |
CN1815739A |
申请公布日期 |
2006.08.09 |
申请号 |
CN200610005865.2 |
申请日期 |
2006.01.11 |
申请人 |
恩益禧电子股份有限公司 |
发明人 |
二宫仁;三浦喜直 |
分类号 |
H01L27/04(2006.01);H01L21/822(2006.01) |
主分类号 |
H01L27/04(2006.01) |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
穆德骏;陆锦华 |
主权项 |
1.一种半导体器件,包括:第一导电类型衬底,其包括元件形成区和周围区,元件形成区具有在其中形成的栅电极,周围区形成在所述元件形成区的外围中并且具有在其中形成的元件隔离区;在所述周围区上形成的场电极;以及平行pn层,其具有在其中交替地排列的第一导电类型漂移区和第二导电类型柱区,从而在所述元件形成区和一部分所述周围区上延伸,其中第一导电类型漂移区形成在所述衬底的主表面上,在所述周围区中,在从所述元件形成区侧的所述场电极的端部观察时,形成在外周围区侧的至少一个所述柱区形成有大于或等于所述元件形成区中形成的所述柱区的深度,并且所述场电极不形成在形成有大于或等于所述元件形成区中形成的所述柱区的深度的所述至少一个所述柱区的正上方。 |
地址 |
日本神奈川 |