闸间绝缘体之精密制造法

摘要

一种ONO形式的多晶矽间绝缘体，其以沈积本质矽在一个氧化终止层上的方式所形成。在一实施例中，氧化终止层是一个位于下部且含有传导性掺杂物的多晶矽层之氮化顶端表面。在一实施例中，原子层沈积法(atomic layer deposition, ALD)用以精确控制沈积的本质矽厚度。热及某种氧化气氛，用以转变沈积的本质矽，使成为热成长的二氧化矽。氧化终止层可防止更深层的氧化。在一个位于上部且含有传导性掺杂物的多晶矽层形成之前，一个矽氮化物层及一个额外的矽氧化物层，将进一步地沈积以完成 ONO结构。在一实施例中，位于下部及上部的多晶矽层被图样化(pattern)，分别定义出电子式可重新程式化记忆体单元(electrically re-programmable memory cell)的浮接闸(floating gate)及控制闸(control gate)特性。在一替代实施例中，在中间之后，ONO结构的矽氮化物被界定，另一层的本质矽以例如ALD的方式沈积。热及某种氧化气氛，用以转变第二层沈积的本质矽，使成为热成长的二氧化矽。具有两个热成长且相互远离的氧化矽层之ONO结构，因此被界定。

主权项

1.一种隔离提供方法,其包括: 定义一第一氧化终止层于一第一含有传导性掺杂 物之半导体层上方; 提供一第一本质矽层于该第一氧化终止层之上; 至少氧化该第一本质矽层之一次层部分,以便藉此 于该第一半导体层上方,制造一对应且热成长之第 一本质矽氧化物次层;及 配置一第二含有传导性掺杂物之半导体层,于该第 一本质矽氧化物次层上方,以便该第一本质矽氧化 物次层,于该第一与该第二含有传导性掺杂物之半 导体层之间,提供隔离。 2.依申请专利范围第1项之隔离提供方法,其中 该热成长第一本质矽氧化物次层包括化学计量之 二氧化矽。 3.依申请专利范围第1项之隔离提供方法,其中 该第一本质矽层之该提供,其包括使用原子层沈积 法,以定义该第一本质矽层之一厚度。 4.依申请专利范围第3项之隔离提供方法,其中 该第一本质矽层之该厚度,应大约介于15至50 之间。 5.依申请专利范围第4项之隔离提供方法,其中 该第一氧化终止层之该定义,其包括制造一第一矽 氮化物成分,其含有一至少大约5%原子之氮浓度。 6.依申请专利范围第5项之隔离提供方法,其中 该第一矽氮化物成分,其有一至少大约10%原子之氮 浓度。 7.依申请专利范围第5项之隔离提供方法,其中 该第一矽氮化物成分之该制造,其包括使用去耦合 电浆氮化法,以引入氮至该第一含有传导性掺杂物 之半导体层。 8.依申请专利范围第5项之隔离提供方法,其中 该第一矽氮化物成分之该制造,其包括使用远端电 浆氮化法,以引入氮至该第一含有传导性掺杂物之 半导体层。 9.依申请专利范围第5项之隔离提供方法,其中 该第一矽氮化物成分之该制造,其包括使用离子布 植法,以引入氮至该第一含有传导性掺杂物之半导 体层。 10.依申请专利范围第1项之隔离提供方法,其另一 特征在于 持续该第一本质矽层之该氧化作用,至少一直到一 对应之第一氧化面,进入该氧化终止层,以便藉此 于该热氧化之第一本质矽层之中,完成二氧化矽之 形成。 11.依申请专利范围第10项之隔离提供方法,其另一 特征在于 仍然进一步持续该第一本质矽层之该氧化作用,以 便于该第一氧化终止层内,消耗矽原子,以及以便 藉此由消耗之矽原子,制造额外之矽氧化物。 12.依申请专利范围第10项之隔离提供方法,另包含: 于该第一与该第二含有传导性掺杂物之半导体层 之间,提供一矽氮化物层,以便结合该矽氮化物层 与位于该热氧化之第一本质矽层之中之该完成之 二氧化矽,于该第一与该第二含有传导性掺杂物之 半导体层之间,提供隔离。 13.依申请专利范围第12项之隔离提供方法,另包含: 于该矽氮化物层与该第二含有传导性掺杂物之半 导体层之间,提供一第二矽氧化物层,以便结合该 第二矽氧化物层、该矽氮化物层与位于该热氧化 之第一本质矽层之中之该完成之二氧化矽,于该第 一与该第二含有传导性掺杂物之半导体层之间,提 供隔离。 14.依申请专利范围第1项之隔离提供方法,另包含: 于该第一与该第二含有传导性掺杂物之半导体层 之间,提供一矽氮化物层,以便结合该矽氮化物层 与该第一本质矽氧化物次层,于该第一与该第二含 有传导性掺杂物之半导体层之间,提供隔离。 15.依申请专利范围第14项之隔离提供方法,另包含: 于该矽氮化物层与该第二含有传导性掺杂物之半 导体层之间,提供一第二矽氧化物层,以便结合该 第二矽氧化物层、该矽氮化物层与该第一本质矽 氧化物次层,于该第一与该第二含有传导性掺杂物 之半导体层之间,提供隔离。 16.一种绝缘结构,其包括: 一氧化终止层;及 一热成长之本质矽氧化物层,已由原子层沈积(ALD) 法沈积之本质矽所成长,该本质矽系以沈积至该氧 化物终止层。 17.依申请专利范围第16项之绝缘结构,其中 该氧化物终止层包括一浮接闸极之一氮化表面。 18.依申请专利范围第16项之绝缘结构,其中 该氧化物终止层包括一矽氮化物成分,其有至少5% 原子浓度之氮。 19.依申请专利范围第18项之绝缘结构,其中 该氧化物终止层,厚度介于5至30之间。 20.依申请专利范围第19项之绝缘结构,其中 该热成长之本质矽氧化物层,厚度介于30至100 之间。 21.依申请专利范围第16项之绝缘结构,其中 该热成长之本质矽氧化物层,厚度介于30至100 之间。 图式简单说明: 第1图:是一个概念上的概要图示,其显示一个有价 値的环境,于其中形成一个好的但却相对薄的电绝 缘体,此绝缘体介于两个含有导电性掺杂物的半导 体层之间(例如藉此形成一个多晶矽间或闸间绝缘 体)。 第2图:是一个横剖面的概要图示,其显示一个传统 的ONO结构如何形成,以扮演一个多晶矽间绝缘体, 此绝缘体介于一个非挥发性记忆体元件的堆叠闸 之间。 第3A图:是一个横剖面的概要图示,其显示依据本揭 示之一个IGI制造方法的第一步骤(poly-deposition)。 第3B图:是一个横剖面的概要图示,其显示延续第3A 图所示制造法的第二步骤(nitridation)。 第3C图:是一个横剖面的概要图示,其显示延续第3B 图所示制造法的第三步骤(precise Si deposition)。 第3D图:是一个横剖面的概要图示,其显示延续第3C 图所示制造法的第四步骤(begin of oxidation of precisely deposited and intrinsic Si)。 第3E图:是一个横剖面的概要图示,其显示氧化的延 续,此氧化过程系开始于第3D图的一个步骤。 第3F图:是一个横剖面的概要图示,其显示氧化的一 个非必要的另一延续,此氧化过程系开始于第3D图 的一个步骤。 第3G图:是一个横剖面的概要图示,其显示延续第3D 至3F图所示制造法的第五步骤(CVD deposition of SiN)。 第3H图:是一个横剖面的概要图示,其显示延续第3G 图所示制造法的另外一组步骤(CVD deposition of SiO and CVD deposition of CG)。 第4A图:是一个横剖面的概要图示,其显示延续第3G 图所示制造法的可供替代的第六步骤(second precise deposition of intrinsic silicon)。 第4B图:是一个横剖面的概要图示,其显示延续第4A 图所示制造法的可供替代的另一步骤(begin oxidation of second precisely deposited Si)。 第4C图:是一个横剖面的概要图示,其显示氧化的延 续,此氧化过程系开始于第4B图的一个步骤。 第4D图:是一个横剖面的概要图示,其显示氧化的一 个非必要的另一延续,此氧化过程系开始于第4B图 的一个步骤。 第4E图:是一个横剖面的概要图示,其显示延续第4A 图所示制造法的依然为另一步骤(CVD deposition of doped poly-silicon)。 第4F图:是一个横剖面的概要图示,其显示一个可供 替代的结构,其中第3C至3F图的步骤,已由矽氧化物 的CVD沈积所取代。