| 摘要 |
本发明为提供一种增进插塞模组表现的方法。一较佳实施例系包含藉由降低内介电层的表面差异度来改善所制得之插塞模组表现，其对制造电性插塞上将产生较佳的表现。此内介电层系包含复数层，第一层(如插塞蚀刻停止层610)系保护基底上元件免于受其后续蚀刻制程的损害，同时，一第二层(如第一介电层620)系覆盖于此第一层之上。由于基底上元件之轮廓表面(topography)差异，则藉第三层(如第二介电层630)用以填充间隙。第四层(如第三介电层640)之厚度可使内介电层达到预期的厚度且藉由一种可制得一非常平坦的内层之方法以完成此内介电层。此种多介电层之运用无须使用化学机械研磨制程即可消除内连线层中之轮廓表面差异(填充间隙与平坦化突起处)。 |
