发明名称 |
图象数据总线传输装置和底板或背板以及图象处理器 |
摘要 |
本实用新型公开一种图象数据总线传输装置和底板或背板及图象处理器,包括图象采集卡、图象分割卡、传输线和逻辑驱动电路、次级时钟和数据逻辑驱动电路,图象采集卡的时钟和数据信号分别接至时钟和数据逻辑驱动电路,时钟和数据逻辑驱动电路的输出端接至图象分割卡,时钟和数据逻辑驱动电路输出时钟和数据信号输出至次级时钟和数据逻辑驱动电路,次级时钟逻辑驱动电路输出端接至图象分割卡及下一级次级时钟逻辑驱动电路,次级数据逻辑驱动电路输出端接至图象分割卡及下一级次级数据逻辑驱动电路。由于采用次级时钟和数据逻辑驱动电路输出的时钟和数据信号驱动图象分割卡对该信号进行处理,改善信号传输质量,使其能支持高带宽数据传输。 |
申请公布号 |
CN2800370Y |
申请公布日期 |
2006.07.26 |
申请号 |
CN200520034528.7 |
申请日期 |
2005.06.14 |
申请人 |
曾建军 |
发明人 |
曾建军 |
分类号 |
G06F3/14(2006.01) |
主分类号 |
G06F3/14(2006.01) |
代理机构 |
深圳创友专利商标代理有限公司 |
代理人 |
李广 |
主权项 |
1、一种图象数据总线传输装置,包括:传输线、时钟逻辑驱动电路和数据逻辑驱动电路,图象采集卡的时钟信号和数据信号分别经传输线接至时钟逻辑驱动电路和数据逻辑驱动电路,时钟逻辑驱动电路和数据逻辑驱动电路的输出端分别经传输线输出至图象分割卡,其特征在于:还包括次级时钟逻辑驱动电路和次级数据逻辑驱动电路和次级传输线,所述次级时钟逻辑驱动电路和次级数据逻辑驱动电路为一级或多级,所述时钟逻辑驱动电路和数据逻辑驱动电路输出的时钟信号和数据信号分别经次级传输线输出至次级时钟逻辑驱动电路和次级数据逻辑驱动电路,次级时钟逻辑驱动电路经次级传输线输出至图象分割卡及下一级次级时钟逻辑驱动电路,次级数据逻辑驱动电路分别经次级传输线输出至图象分割卡及下一级次级数据逻辑驱动电路。 |
地址 |
518055广东省深圳市南山区科技园高发科技工业园陶然居4-406 |