发明名称 |
具有降低封装测试时间的半导体存储装置 |
摘要 |
本发明涉及一种半导体存储装置,尤其涉及半导体存储装置的封装和测试技术。本发明的目的是要提供一种能够以除了缺省带宽以外的带宽执行封装测试,而对于封装选择垫片,不用修正任何接线的半导体存储装置。本发明可以执行除了通过具有内部选择的导线连接所决定的缺省封装选择以外的其他封装选择。当封装级测试要使用除了对应缺省封装选择的带宽以外的其他带宽执行时,不需要修正接线。因此测试可以用高于对应缺省封装选择的带宽的带宽执行,所以可以降低封装测试时间。 |
申请公布号 |
CN1266754C |
申请公布日期 |
2006.07.26 |
申请号 |
CN03107970.9 |
申请日期 |
2003.03.27 |
申请人 |
海力士半导体有限公司 |
发明人 |
李准根;李炳在 |
分类号 |
H01L21/66(2006.01);H01L21/50(2006.01) |
主分类号 |
H01L21/66(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
张平元;赵仁临 |
主权项 |
1.一种半导体存储装置,包括:至少一在缺省封装选择时用导线连接的封装选择垫片;缓冲器控制信号生成装置,用于产生缓冲器控制信号;以及缓冲装置,用于在正常模式下响应缓冲器控制信号而对施加到该封装选择垫片的信号进行缓冲,从而将受到缓冲的信号当作封装选择信号输出,并且在测试模式下阻挡施加到该封装选择垫片的信号,从而将与除了缺省封装选择以外的封装选择相对应的信号当作封装选择信号输出。 |
地址 |
韩国京畿道 |