发明名称 |
传输方式故障综合模拟装置 |
摘要 |
本发明公开了一种传输方式故障综合模拟装置,该装置包括总控模块,与总控模块相连接的并接受其控制的延迟模块、误码模块和闪断模块,所述延迟模块、误码模块、闪断模块在逻辑上串联,其中:总控模块用于完成误码率参数、闪断相关参数和延迟参数的设置和管理,以及控制延迟模块产生设定的延迟、控制误码模块产生设定的误码以及控制闪断模块产生设定的闪断,延迟模块用于使输入的数据信号产生需要的延时,误码模块用于使输入的数据信号产生需要的误码,闪断模块用于使输入的数据信号产生需要的闪断;采用上述结构能够实现延迟、误码或闪断三种故障及其随机组合,实现故障的单一或综合模拟,同时易于整个模拟装置的扩展。 |
申请公布号 |
CN1266854C |
申请公布日期 |
2006.07.26 |
申请号 |
CN02121268.6 |
申请日期 |
2002.06.12 |
申请人 |
华为技术有限公司 |
发明人 |
李朝炜;艾雷;杜智斌 |
分类号 |
H04B14/02(2006.01);H04B17/00(2006.01) |
主分类号 |
H04B14/02(2006.01) |
代理机构 |
北京集佳知识产权代理有限公司 |
代理人 |
逯长明 |
主权项 |
1、一种传输方式故障综合模拟装置,包括总控模块,与总控模块相连接的并接受其控制的延迟模块、误码模块和闪断模块,所述延迟模块、误码模块、闪断模块在逻辑上串联,其中:总控模块,发出控制信号,用于完成误码率参数、闪断相关参数和延迟参数的设置和管理,以及用于控制延迟模块产生设定的延迟信号、控制误码模块产生设定的误码信号以及控制闪断模块产生设定的闪断信号;延迟模块,包括用于存储需要延迟的业务数据的延迟存储队列、控制延迟存储队列的数据写入的写入地址指针和控制延迟存储队列的数据读出的读出地址指针,接受总控模块的控制,利用写指针的依次写入,读指针的依次读出,使输入的数据信号产生需要的延时;误码模块,用于接受总控模块的控制,使输入的数据信号产生需要的误码;闪断模块,包括闪断控制模块和闪断执行模块,所述闪断控制模块,用于产生对输入的数据信号进行闪断的周期控制信号;所述闪断执行模块,对输入的数据信号执行闪断操作;所述闪断模块接受总控模块的控制,使输入的数据信号产生需要的闪断。 |
地址 |
517057广东省深圳市科技园科发路华为用户服务中心大厦知识产权部 |