| 主权项 |
1.一种用以侦测记忆体装置介面之设备,包含: 一多工滙流排介面; 一多工滙流排,系连接至该多工滙流排介面且受该 工滙流排介面所控制,其中,该多工滙流排包含复 数个共同讯号线以转移位址、命令及资料与支援 和具有一第一滙流排型式介面的装置与具有一第 二滙流排型式介面的装置之任一者的活动之协定 和时序,其中,第一滙流排型式介面为串列周边介 面(SPI)与低接脚计数(LPC)介面的其中一者,且第二 滙流排型式介面为SPI与LPC介面的另一者;及 一第一装置,连接至该多工滙流排且具有一第一滙 流排型式介面。 2.如申请专利范围第1项之设备,另包含:一第二装 置,被连接至该多工滙流排且具有一第二滙流排型 式介面,其中,该多工滙流排另包含一第一协调讯 号线与一第二协调讯号线,第一协调讯号线在转移 期间以支援具有第一滙流排型式介面的装置之活 动的协定与时序来发讯第一装置,而第二协调讯号 线在转移期间以支援具有第二滙流排型式介面的 装置之活动的协定与时序来发讯第二装置。 3.如申请专利范围第2项之设备,其中,于该复数个 共同讯号线之中的一个共同讯号线将由该多工滙 流排介面所供应的时钟输出转移至第一与第二装 置两者,而第一与第二装置具有切换于第一时钟速 率与第二时钟速率之间的时钟速率,第一时钟速率 系在指以支援具有第一滙流排型式介面的装置之 协定与时序之第一装置的转移期间,且第二时钟速 率系在指以支援具有第二滙流排型式介面的装置 之协定与时序之第二装置的转移期间。 4.如申请专利范围第1项之设备,其中,该多工滙流 排另包含一协调讯号线,在转移期间,以支援具有 第一滙流排型式介面的装置或具有第二滙流排型 式介面的装置之协定与时序来发讯具有第一滙流 排型式介面的装置与具有第二滙流排型式介面的 装置之任一者。 5.如申请专利范围第1项之设备,其中,支援具有第 一滙流排型式介面的装置之协定与时序支援在跨 于该等共同讯号线之一者上的串列资料转移,且其 中,支援具有第二滙流排型式介面的装置之协定与 时序支援在跨于复数个共同讯号线上的并列资料 转移。 6.一种用以侦测记忆体装置介面之电脑系统,包含: 一CPU; 一记忆体系统; 支援逻辑,系连接至该CPU与记忆体系统; 一多工滙流排介面,系连接至该支援逻辑且可由执 行指令之CPU来予以控制的; 一多工滙流排,系连接至该多工滙流排介面且受该 多工滙流排所控制;其中,该多工滙流排包含复数 个共同讯号线以转移位址、命令及资料与支援和 具有一第一滙流排型式介面的装置与具有一第二 滙流排型式介面的装置之任一者的活动之协定和 时序,其中,第一滙流排型式介面为串列周边介面( SPI)与低接脚计数(LPC)介面的其中一者,且第二滙流 排型式介面为SPI与LPC介面的另一者;及 一第一装置,系连接至该多工滙流排,其中,第一装 置为具有一第一滙流排型式介面且储存即将由CPU 所执行的复数个指令之非挥发性记忆体装置。 7.如申请专利范围第6项之电脑系统,另包含:一第 二装置,其被连接至该多工滙流排且具有一第二滙 流排型式介面,其中,第二装置为一I/O装置,且其中, 该多工滙流排另包含一第一协调讯号线与一第二 协调讯号线,第一协调讯号线在转移期间以支援具 有第一滙流排型式介面的装置之活动的协定与时 序来发讯第一装置,而第二协调讯号线在转移期间 以支援具有第二滙流排型式介面的装置之活动的 协定与时序来发讯第二装置。 8.如申请专利范围第7项之电脑系统,其中,该复数 个共同讯号线之中的一个共同讯号线将由多工滙 流排介面所供应的时钟输出转移至第一与第二装 置两者,而第一与第二装置具有切换于第一时钟速 率与第二时钟速率之间的时钟速率,第一时钟速率 系在指以支援具有第一滙流排型式介面的装置之 协定与时序之第一装置的转移期间,且第二时钟速 率系在指以支援具有第二滙流排型式介面的装置 之协定与时序之第二装置的转移期间。 9.如申请专利范围第7项之电脑系统,其中,该CPU能 够执行指令,以致使CPU控制该多工滙流排介面,来 测试装置出现在具有第一滙流排型式介面的多工 滙流排上,致使第一装置被侦测到,且其中,该CPU执 行指令来致使CPU控制该多工滙流排介面,以测试装 置出现在具有第二滙流排型式介面之多工滙流排 上,致使第二装置被侦测到。 10.如申请专利范围第7项之电脑系统,其中,该多工 滙流排介面能够执行指令,以致使该多工滙流排介 面测试装置出现在具有第一滙流排型式介面之多 工滙流排上,致使第一装置被侦测到,其中,该多工 滙流排介面测试装置出现在具有第二滙流排型式 介面之多工滙流排上,致使第二装置被侦测到,且 其中,该多工滙流排介面能够提供该第一与第二装 置被侦测到之指示给该CPU。 11.如申请专利范围第7项之电脑系统,其中,支援具 有一第一滙流排型式介面的装置之协定与时序支 援跨于该等共同讯号线的一者上之串列资料转移, 且其中,支援具有一第二滙流排型式介面的装置之 协定与时序支援跨于复数个共同讯号线上之并列 资料转移。 12.如申请专利范围第6项之电脑系统,其中,该多工 滙流排另包含一协调讯号线,在转移期间,以支援 具有第一滙流排型式介面的装置或是具有第二滙 流排型式介面的装置之协定与时序来发讯具有一 第一滙流排型式介面的装置与具有一第二滙流排 型式介面的装置之任一者。 13.如申请专利范围第12项之电脑系统,其中,该CPU能 够执行指令,以致使CPU控制该多工滙流排介面,来 测试装置出现在具有第一滙流排型式介面之多工 滙流排上,致使第一装置被侦测到。 14.一种用以侦测记忆体装置介面之方法,包含: 驱动多工滙流排之第一协调讯号线成作用,以发讯 具有可能被连接至多工滙流排之第一滙流排型式 介面的装置; 尝试实施第一形式的活动于多工滙流排上,使用适 合来支援在跨于具有一第一滙流排型式介面的装 置之多工滙流排之复数个共同讯号线上的位址、 命令与资料之转移的协定与时序; 若无任何装置回应于第一形式的活动,则驱动该多 工滙流排之第一协调讯号线成不作用; 若无任何装置回应于第一形式的活动,则驱动该多 工滙流排之第二协调讯号线成作用,以发讯具有可 能被连接至多工滙流排之第二滙流排型式介面的 装置;及 若无任何装置回应于第一形式的活动,则尝试实施 第二形式的活动于多工滙流排上,使用适合来支援 在跨于具有一第二滙流排型式介面的装置之多工 滙流排之复数个共同讯号线上的位址、命令与资 料之转移的协定与时序。 15.如申请专利范围第14项之方法,其中,尝试实施第 一形式的活动之步骤另包含设定该复数个共同讯 号线之时钟讯号线于第一时钟速率,且其中,尝试 实施第二形式的活动之步骤另包含设定时钟讯号 线于第二时钟速率。 16.如申请专利范围第14项之方法,其中,尝试实施第 一形式的活动于多工滙流排上之步骤另包含串列 地转移资料于复数个共同讯号线之中的单一共同 讯号线上,且其中,尝试实施第二形式的活动于多 工滙流排上之步骤另包含并列地转移资料于复数 个共同讯号线之中的至少两个共同讯号线上。 17.如申请专利范围第14项之方法,其中,尝试实施第 一形式的活动于多工滙流排上之步骤另包含并列 地转移资料于复数个共同讯号线之中的至少两个 共同讯号线上,且其中,尝试实施第二形式的活动 于多工滙流排芎之步骤另包含串列地转移资料于 复数个共同讯号线之中的单一共同讯号线上。 18.一种机器可存取媒体,包含码,而当码被电子装 置内的处理器所执行时,致使该电子装置: 驱动多工滙流排之第一协调讯号线成作用,以发讯 具有可能被连接至多工滙流排之第一滙流排型式 介面的装置; 尝试实施第一形式的活动于多工滙流排上,使用适 合于支援在跨于具有一第一滙流排型式介面的装 置之多工滙流排之复数个共同讯号线上的位址、 命令与资料之转移的协定与时序; 若无任何装置回应于第一形式的活动,则驱动该多 工滙流排之第一协调讯号线成不作用; 若无任何装置回应于第一形式的活动,则驱动该多 工滙流排之第二协调讯号线成作用,以发讯具有可 能被连接至多工滙流排之第二滙流排型式介面的 装置;及 若无任何装置回应于第一形式的活动,则尝试实施 第二形式的活动于多工滙流排上,使用适合来支援 在跨于具有一第二滙流排型式介面的装置之多工 滙流排之复数个共同讯号线上的位址、命令与资 料之转移的协定与时序。 19.如申请专利范围第18项之机器可存取媒体,另致 使该处理器: 若第一装置回应于第一形式的滙流排活动,则读取 来自具有第一滙流排型式介面的第一装置之指令; 及 若第二装置回应于第二形式的滙流排活动,则读取 来自具有第二滙流排型式介面的第二装置之指令 。 20.如申请专利范围第18项之机器可存取媒体,另致 使该处理器: 在尝试实施第一形式的活动于多工滙流排上之期 间,设定该复数个共同讯号线之中的一时钟讯号线 于第一时钟速率;及 在尝试实施第二形式的活动于多工滙流排上之期 间,设定该时钟讯号线于第二时钟速率。 图式简单说明: 第1图系使用电脑系统之实施例的方块图。 第2图系提供多工滙流排之逻辑实施例的方块图。 第3图系提供多工滙流排之逻辑之实施例的更加特 定方块图。 第4图系提供多工滙流排之逻辑之另一实施例的更 加特定方块图。 第5图系一实施例的流程图。 第6图系另一实施例的流程图。 |
