主权项 |
1.一种半导体装置,其系在半导体基板表面形成连 接于内部电路的电极焊垫,同时在上述焊垫周围接 近上述电极焊垫形成配线,形成包覆上述电极焊垫 周边部、配线及半导体基板表面的保护膜,而在上 述电极焊垫上形成金属突起电极,且使金属突起电 极周边部放置于配线上的保护膜上。 2.如申请专利范围第1项之半导体装置,其中在多个 电极焊垫周围形成配线,且形成包覆各电极焊垫周 边部、配线及半导体基板表面的保护膜,以连接上 述多个电极焊垫的方式形成金属突起电极。 3.如申请专利范围第1项之半导体装置,其中沿电极 焊垫外周配置1或多根配线,且以周边部放置于上 述1或多根配线上及电极焊垫上的保护膜上的方式 形成金属突起电极。 4.如申请专利范围第2项之半导体装置,其中沿电极 焊垫外周配置1或多根配线,且以周边部放置于上 述1或多根配线上及电极焊垫上的保护膜上的方式 形成金属突起电极。 5.如申请专利范围第1项之半导体装置,其中以包围 电极焊垫全周的方式配置1或多根配线,且以周边 部放置于上述1或多根配线上的保护膜上的方式形 成金属突起电极。 6.如申请专利范围第2项之半导体装置,其中以包围 电极焊垫全周的方式配置1或多根配线,且以周边 部放置于上述1或多根配线上的保护膜上的方式形 成金属突起电极。 7.如申请专利范围第2项之半导体装置,其中在邻接 之电极焊垫间也形成配线。 8.如申请专利范围第1项之半导体装置,其中金属突 起电极外端部,较基于排列过之电极焊垫及配线最 外端部与其外侧的半导体基板表面的段差而形成 于保护膜表面的倾斜部,配置在更内侧。 9.如申请专利范围第1项之半导体装置,其中在电极 焊垫外侧以适当间隔形成多根配线,且形成于电极 焊垫与配线之间隙及配线彼此间的间隙上的保护 膜表面的多个倾斜部系相互连接。 10.如申请专利范围第1项之半导体装置,其中形成 于电极焊垫与配线之间隙或形成多根之配线彼此 间的间隙上的保护膜表面的倾斜部的段差,为1m 以下。 11.如申请专利范围第3至6项中任一项之半导体装 置,其中在单一电极焊垫或配线上的保护膜上放置 矩形金属突起电极的三个周边部。 12.如申请专利范围第11项之半导体装置,其中放置 有金属突起电极的三个周边部的电极焊垫外端部 或配线,系以沿半导体基板之外周边方向配置。 13.如申请专利范围第11项之半导体装置,其中放置 有金属突起电极的三个周边部的电极焊垫外端部 或配线,系位于半导体基板之外周边近旁。 14.如申请专利范围第5或第6项之半导体装置,其中 配线系包围电极焊垫且连续形成。 15.一种半导体装置之制造方法,其系执行如下步骤 :在表面具有电极焊垫及接近上述电极焊垫而形成 于上述电极焊垫周围的配线的半导体基板上,形成 包覆上述电极焊垫周边部、配线及半导体基板表 面的保护膜的步骤;及从上述电极焊垫上使金属材 料在布及配线上的保护膜上的区域生长,以形成金 属突起电极的步骤。 图式简单说明: 第1图为本发明之一实施形态的半导体装置的输出 入焊垫部分的剖面图。 第2图为第1图之半导体装置的输出入焊垫部分的 俯视图。 第3A-3D图为说明第1图之半导体装置的制造方法的 步骤图。 第4图为本发明之另一输出入焊垫部分的电极焊垫 、配线及金属突起电极的布局图。 第5图为本发明之又一输出入焊垫部分的电极焊垫 、配线及金属突起电极的布局图。 第6图为本发明之再一输出入焊垫部分的电极焊垫 、配线及金属突起电极的布局图。 第7图为本发明之再一输出入焊垫部分的电极焊垫 、配线及金属突起电极的布局图。 第8图为本发明之再一输出入焊垫部分的电极焊垫 、配线及金属突起电极的布局图。 第9图为本发明之再一输出入焊垫部分的剖面图。 第10图为习知半导体装置的概要构成的俯视图。 第11图为习知半导体装置之输出入焊垫部分的剖 面图。 |