发明名称 |
半导体器件内形成高压结的方法 |
摘要 |
本发明涉及一种在半导体器件中形成高压结的方法。该方法包括,形成一双重扩散漏极结,通过注入一种比注入该双重扩散漏极结中的杂质的原子量高的杂质,使该双重扩散漏极结非晶化至一第一深度,将杂质注入直至小于该第一深度的一第二深度,使得杂质浓度达到一预设值,然后活化该杂质。因而,本发明能够通过抑制杂质的扩散减小薄层电阻,通过降低结的深度抑制沟道现象,并通过充分活化杂质而去除晶体缺陷,并且由于随后的用于活化的退火工艺可在高温下进行,从而改善工艺的可靠性和器件的电学特性。 |
申请公布号 |
CN1260788C |
申请公布日期 |
2006.06.21 |
申请号 |
CN02159827.4 |
申请日期 |
2002.12.27 |
申请人 |
海力士半导体有限公司 |
发明人 |
朴正换;郭鲁烈 |
分类号 |
H01L21/336(2006.01);H01L21/28(2006.01);H01L21/265(2006.01);H01L21/324(2006.01) |
主分类号 |
H01L21/336(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
李晓舒;魏晓刚 |
主权项 |
1.一种在半导体器件中形成高压结的方法,包括以下步骤:在其上堆叠一栅极氧化物膜和一栅极电极的一半导体衬底的一结区域内形成一双重扩散漏极结;在将要形成接触插塞的区域露出该双重扩散漏极结;利用第一次离子注入工艺注入一杂质,并同时使该双重扩散漏极结非晶化直至一第一深度;通过第二次离子注入工艺将杂质注入直至小于该第一深度的一第二深度;以及利用退火工艺活化注入该双重扩散漏极结内的杂质。 |
地址 |
韩国京畿道 |