多端口半导体存储装置

摘要

本发明涉及的半导体存储装置当同一行存取时，设定字线(WLA)及(WLB)的电压电平为电源电压(VDD－Vtp)。另一方面，当异行存取时，字线(WLA)或(WLB)的电压电平设定为电源电压(VDD)。据此，在两方的端口(PA、PB)同时对同一行存取时，通过将字线(WLA、WLB)的电压电平设为电源电压(VDD－Vtp)，通过抑制存储单元的驱动电流量可以防止晶体管的电流比变小。其结果可以防止SNM的恶化。

主权项

1.一种半导体存储装置，具备：存储阵列，具有矩阵状配置的多个存储单元；第1及第2端口，进行相互独立的输入输出信号的发送接收；及选择电路，按照上述第1及第2端口各自输入的地址对上述存储阵列可以进行同时存取，上述存储阵列包含：多个第1及第2字线，分别对应于存储单元行设置；多个第1及第2位线，分别对应于存储单元列设置，各上述存储单元包含：触发器电路，根据存储数据，把第1及第2存储节点分别设定为第1及第2电位电平的一方及另一方；第1栅极晶体管，将对应的第1字线与栅极电气耦合，将对应的第1位线与上述触发器电路之间电气耦合；及第2栅极晶体管，将对应的第2字线与栅极电气耦合，将对应的第2位线与上述触发器电路之间电气耦合，上述选择电路包含：第1及第2行解码器，分别对应于上述第1及第2端口设置，按照输入地址分别输出行选择指示；多个字驱动器，分别对应于存储单元行设置，各自根据自上述第1及第2的行解码器的行选择结果驱动对应的第1及第2字线，各上述字驱动器，在接收到来自上述第1及第2行解码器的一方的行选择指示输入时，将对应一方的字线的电压电平设定为第1电压电平，在接收到来自上述第1及第2行解码器两方的行选择指示输入时，分别将第1及第2字线的电压电平设定为较上述第1电压电平低的第2电压电平。