| 发明名称 | 集成电路结构及其制造方法与集成电路记忆体元件 | ||
| 摘要 | 本发明是关于一种集成电路结构及其制造方法与集成电路记忆体元件。该集成电路结构，包括在基底上的底介电层、中间介电层、顶介电层。中间介电层带有底表面和顶表面，包括多种材料。在底表面和顶表面之间的多种材料中的至少两种组成元素其组成元素浓度曲线是不一致的，以引起底表面和顶表面之间能带间隙的变化。该能带间隙的变化在底表面和顶表面之间建立电场，而阻止电荷朝底表面和顶表面中的至少一个运动，从而避免造成电荷逸失。 | ||
| 申请公布号 | CN1783457A | 申请公布日期 | 2006.06.07 |
| 申请号 | CN200510051071.5 | 申请日期 | 2005.03.01 |
| 申请人 | 旺宏电子股份有限公司 | 发明人 | 王嗣裕 |
| 分类号 | H01L21/8239(2006.01);H01L21/8247(2006.01);H01L27/105(2006.01);H01L27/115(2006.01) | 主分类号 | H01L21/8239(2006.01) |
| 代理机构 | 北京中原华和知识产权代理有限责任公司 | 代理人 | 寿宁;张华辉 |
| 主权项 | 1、一种集成电路结构的制造方法，其特征在于其包括以下步骤：在一基底上形成一底介电层；在该底介电层上形成一中间介电层，该中间介电层具有一底表面和一顶表面，且包括有多种材料，而且在该底表面和该顶表面之间的多种材料中的至少两种组成元素其各自组成元素浓度曲线是不一致的，以引起该底表面和该顶表面之间能带间隙的变化，而在该底表面和该顶表面之间建立电场，以阻止电荷朝该底表面和该顶表面中的至少一个运动；以及在该中间介电层上形成该顶介电层。 | ||
| 地址 | 中国台湾 | ||