主权项 |
1.一种输出电路,能够在驱动模式驱动输出端子(Y),并在高阻抗模式将上述输出端子设定在高阻抗状态,其特征在于包括:高电位节点,施加以高电源电位;低电位节点,施加以低电源电位;第一MOS晶体管(P1),具有连接在上述高电位节点和上述输出端子(Y)之间的源极和漏极,栅极和栅基;前置驱动器电路(22或NAND2),具有输入和输出节点,用以产生驱动上述第一MOS晶体管(P1)栅极的电位;第二MOS晶体管(P15),具有连接于上述前置驱动器电路(22或NAND2)的上述输出节点和上述第一MOS晶体管(P1)的上述栅极之间的源极和漏极,以及栅基;第三MOS晶体管(N3),具有分别连接于上述前置驱动器电路(22或NAND2)的上述输出节点和上述第一MOS晶体管(P1)的上述栅极之间的源极和漏极,以及栅极;第四MOS晶体管(P8),具有连接于上述第一MOS晶体管(P1)的上述栅基和上述栅极之间的源极和漏极,以及连接于上述第三MOS晶体管(N3)的上述栅极的栅极;和控制电路(P9,N2,NAND1,INV1,INV2),用以接收控制信号(/EN)、上述输出端子(Y)的电位、高电源电位以及低电源电位,当输出电路响应于控制信号(/EN)的一种状态而在驱动模式驱动输出端子(Y)的时候,上述控制电路(P9,N2,NAND1,INV1,INV2)将上述低和高电源电位分别供给上述第二MOS晶体管(P15)的栅极和上述第三MOS晶体管(N3)的栅极,使上述第二MOS晶体管(P15)和上述第三MOS晶体管(N3)导通,而且,响应于控制信号的上述一种状态,将上述高电源电位供给上述第四MOS晶体管(P8)的栅极,而使上述第四MOS晶体管(P8)不导通,而且,当输出电路响应于控制信号(/EN)的另一种状态而在高阻抗模式驱动输出端子(Y)的时候,上述控制电路(P9,N2,NAND1,INV1,INV2)将上述输出端子(Y)的电位传送到上述第二MOS晶体管(P15)的栅极,将上述低电源电位供给上述第三MOS晶体管(N3)的栅极,使上述第三MOS晶体管(N3)不导通,而且,将上述低电源电位供给上述第四MOS晶体管(P8)的栅极,使上述第四MOS晶体管(P8)导通。 |