| 主权项 |
1.一种形成半导体装置的方法,包含: 形成一第一层,适用以作为用于在基材的第一区上 之第一电路装置的第一通道,该第一层包含一第一 材料具有与定义基材的第一介面表面的基材材料 的基材晶格间隔不同的第一晶格间隔;及 形成一第二层,适用以作为用于基材的不同第二区 上之第二电路装置的第二通道,该第二层包含一不 同第二材料,具有与该第一晶格间隔及定义基材的 第二介面表面的基材材料的基材晶格间隔不同的 第二晶格间隔。 2.如申请专利范围第1项所述之方法,其中该在第一 晶格间隔与基材晶格间隔间之差在第一材料中定 义一拉应变及其中该在第二晶格间隔与基材晶格 间隔间之差在第二材料中定义一压缩应变。 3.如申请专利范围第1项所述之方法,其中该基材材 料包含一分级矽合金材料; 其中该形成第一层包含沉积一足够厚的矽材料,以 在第一层中造成一双轴拉应变;及 其中该形成第二层包含沉积一足够厚的具有一合 金百分比的矽合金材料,以在第二层中造成一双轴 相关压缩应变。 4.如申请专利范围第1项所述之方法,其中该基材材 料为一分级矽合金材料具有一足够厚度,及在第一 及第二区,于合金百分比的足够增加至最终合金百 分比,以在第一层中造成一双轴拉应变及在第二层 中造成一双轴相关压缩应变。 5.如申请专利范围第1项所述之方法,其中该基材材 料包含Si1-XGeX,第一材料包含矽,第二材料包含Si1-Y GeY,及X<Y。 6.如申请专利范围第5项所述之方法,其中该X为在0. 1与0.3之间,及Y在0.2与0.6之间。 7.如申请专利范围第1项所述之方法,更包含藉由足 够化学气相沉积矽合金材料,而形成基材材料,以 形成在矽合金材料之分级松弛层。 8.如申请专利范围第7项所述之方法,其中该形成分 级松弛层矽合金材料包含: 化学气相沉积(CVD)磊晶成长分级松弛SiGe,包含: 将在于5标准升每分(slm)与50slm间之氢环境流(H2)中, 将基材加热至500℃至1000℃间之一温度; 将基材加压至于10托耳至200托耳间之一压力; 以50标准立方公分每分(sccm)及500sccm间之流量通入 一矽前驱物; 由0sccm至最终値增加Ge前驱物的流量,该最终値系 足以使得基材的第一介面表面与第二介面表面具 有于10%至35%间之Ge百分比。 9.如申请专利范围第8项所述之方法,其中该通入前 驱物包含通入矽烷(SiH4)、二矽烷(Si2H6)及二氯矽烷 (SiH2Cl2)之一,以沉积具有厚度于100埃至1000埃之纯 矽的基材底座材料。 10.如申请专利范围第8项所述之方法,其中增加Ge前 驱物的流量包含增加锗烷(GeH4)的流量由0sccm至最 终値,该最终値系足以使得基材的第一介面表面与 第二介面表面具有该Ge百分比。 11.如申请专利范围第7项所述之方法,其中该形成 分级松弛SiGe包含在化学气相沉积(CVD)磊晶成长SiGe 时,通入于50sccm至100sccm间之HCl。 12.如申请专利范围第1项所述之方法,其中该形成 第一层包含足够选择化学气相沉积一矽材料,以在 第一区上,形成一矽材料的磊晶层。 13.如申请专利范围第12项所述之方法,其中该形成 矽材料的磊晶层包含: 选择化学气相沉积(CVD)磊晶成长拉应变Si,包含: 在于5标准升每分(slm)及50slm间之氢环境流量(H2)中, 将基材加热至于600℃至900℃的一温度; 将基材加压至于10托耳至200托耳的压力; 以于50标准立方公分每分(sccm)至500sccm间之流量,通 入一矽前驱物。 14.如申请专利范围第13项所述之方法,其中该通入 矽前驱物包含通入二氯矽烷(SiH2Cl2),以沉积具有厚 度于100埃至100埃纯矽的矽材料。 15.如申请专利范围第12项所述之方法,其中该形成 矽材料的磊晶层包含在化学气相沉积(CVD)磊晶成 长拉应变Si时,通入于50sccm至500sccm间之HCl。 16.如申请专利范围第1项所述之方法,其中该形成 第二层包含足够选择化学气相沉积一矽合金材料, 以在第二区上,形成矽合金材料之磊晶层。 17.如申请专利范围第16项所述之方法,其中该形成 矽合金材料的磊晶层包含: 选择化学气相沉积(CVD)磊晶成长压缩应变SiGe,包含 : 在于5标准升每分(slm)与50slm间之氢环境流量(H2)中, 将基材加热至于500℃至800℃间之温度; 将基材加压至于10托耳至200托耳间之一压力; 以于50标准立方公分每分(sccm)至500sccm间之一流量, 通入一矽前驱物; 以多达100标准立方公分每分(sccm)之流量,通入一Ge 前驱物,以使得第二层具有于20%至50%间之Ge百分比 。 18.如申请专利范围第17项所述之方法,其中该通入 矽前驱物包含通入二氯矽烷(SiH2Cl2),以沉积一SiGe 材料,其具有厚度于100埃至1000埃之SiGe材料。 19.如申请专利范围第17项所述之方法,其中该通入 Ge前驱物包含通入GeH4,以使得第二层具有一厚度, 其系于100埃至1000埃之SiGe材料。 20.如申请专利范围第16项所述之方法,其中该形成 矽合金材料的磊晶层包含在化学气相沉积(CVD)磊 晶成长压缩应变SiGe时,通入50sccm至500sccm间之HCl。 21.如申请专利范围第1项所述之方法,更包含: 在形成第一层前,形成分级之SiGe材料的基材; 在形成第一层前,在第一区及第二区间,形成一电 绝缘材料。 22.如申请专利范围第21项所述之方法,更包含: 在第一区,以碳及铝之一,掺杂基材材料,以形成具 有带正电荷的P型井区;及 在第二区,以磷、砷及锑之一,掺杂基材材料,以形 成具有带负电荷的N型井区。 23.如申请专利范围第22项所述之方法,更包含: 在形成第一层前,在基材的不同第二区上,形成一 第一介电层; 在形成不同第二层前,在第一层上,形成一第二介 电层; 在第一层及不同第二层上,形成一第三介电层; 其中该第三介电层系由原子层沉积二氧化矽(SiO2) 、氧化铪(HfO)、矽酸铪(HfSiO4)、二矽酸铪(HfSi4O7)、 氧化锆(ZrO)、矽酸锆(ZrSiO4)、氧化钽(Ta2O5)。 24.如申请专利范围第23项所述之方法,更包含: 以硼及铝之一,掺杂第一层,以形成具有带正电荷 的P型通道区; 以磷、砷及锑之一,掺杂第二层,以形成具有带负 电荷的N型通道区; 在第三介电层之一表面上,在第一层上,形成一N型 闸极电极; 在邻接N型闸极电极之第一层中,形成一N型第一接 面区及一N型第二接面区; 在第三介电层之表面上,在第二层上,形成一P型闸 极电极; 在邻接P型闸极电极之第二层中,形成一P型第一接 面区及一P型第二接面区。 25.如申请专利范围第1项所述之方法,更包含藉由 以下步骤形成基材材料: 在主体基材上,成长第一厚度的SiGe材料; 将SiGe材料的松弛顶厚度传送至一包含一绝缘材料 的一基材。 26.一种半导体设备,包含: 一层矽材料,适用以作为在一Si1-X GeX材料之第一区 上的第一电路装置的第一通道,该Si1-XGeX材料定义 分级松弛矽锗材料的基材的第一介面表面; 其中该层矽材料系受到一拉应变,其系由矽材料的 晶格间隔小于在第一介面之Si1-XGeX材料的晶格间 隔所造成。 27.如申请专利范围第26项所述之设备,更包含一层 Si1-YGeY材料,其系适用以作为在Si1-XGeX材料之第二 区上的第二电路装置的第二通道,该Si1-XGeX材料定 义分级松弛矽锗材料之基材的第二介面表面; 其中该Si1-YGeY材料层受到一压缩应变,该压缩应变 系由Si1-YGeY材料的晶格间隔大于在第二介面之Si1- XGeX材料的晶格间隔所造成。 28.如申请专利范围第27项所述之设备,其中该矽材 料层系为矽材料磊晶层,具有于10奈米至20奈米间 之厚度;及其中该Si1-YGeY材料层系为Si1-YGeY的磊晶 层,具有于10奈米至20奈米间之厚度。 29.一种半导体设备,包含: 一Si1-YGeY材料层,适用以作为在Si1-XGeX材料之第二 区上之第二电路装置的第二通道,该Si1-XGeX材料定 义分级松弛矽锗材料的基材的第二介面表面; 其中该Si1-YGeY材料层受到一压缩应变,该压缩应变 系由Si1-YGeY材料的晶格间隔大于在第二介面之Si1- XGeX材料的晶格间隔所造成。 30.如申请专利范围第29项所述之设备,其中X为0.2及 Y为0.5。 31.如申请专利范围第29项所述之设备,其中该分级 松弛矽锗材料具有于1微米至3微米间之厚度、在 第一及第二介面之锗的分级浓度由0%增加至于10% 至30%间、及分级浓度比,在深度中每微米增加于5% Ge至15%Ge间。 图式简单说明: 第1图为一半导体基材底座之一部份的剖面图。 第2图为在第1图之半导体基材形成一层分级矽锗 材料在基材上的情形。 第3图为第2图之半导体基材在分级矽锗材料区域 间,形成电绝缘材料的情形。 第4图为第1图之半导体基材在分级矽锗材料第一 区上,选择沉积一层矽材料的情形。 第5图显示第1图之半导体基材在分级矽锗材料第 二区上选择沉积一层矽锗材料的情形,其中在第二 区中,矽锗材料具有较分级矽锗材料为高之锗浓度 。 第6图显示第1图之半导体基材,在选择沉积矽及选 择沉积矽锗材料上,形成一层高介电常数材料的情 形。 第7图为第1图之半导体基材,在选择沉积矽材料中, 形成一NMOS装置,及在选择沉积矽锗材料中,形成一 PMOS装置的情形。 |
