| 主权项 |
1.一种静电放电防护元件,主要包括: 一个具有第一种杂质型态的半导体基板; 至少一具有第二种杂质型态的源极及汲极对,并形 成在基板上,在源极汲极对的中间会被通道区域所 分开; 一个具有第一种杂质型态的淡杂质区域形成在源 极及汲极之间,且至少包含一部份的通道区域; 一个闸极绝缘层在基板上形成;及 一闸极电极在闸极绝缘层上形成,并且形成于通道 区域之上。 2.如申请专利范围第1项所述之静电放电防护元件, 其可以进一步地加入具有第二种杂质型态的淡杂 质区域,此区域与源极及汲极的其中之一相接,并 且在闸极下方。 3.如申请专利范围第1项所述之静电放电防护元件, 其可以进一步地加入由第一种型态的杂质所形成 的口袋区域,这个区域各别与源极及汲极对的其中 之一相接,并且在闸极下方。 4.如申请专利范围第1项所述之静电放电防护元件, 其可以进一步地加入由第一种型态的杂质所形成 的反贯穿区域,这个区域在源极及汲极对之间,并 且在通道下方。 5.如申请专利范围第1项所述之静电放电防护元件, 其进一步可以利用第二种杂质型态的第一个扩散 区域,这个区域的形成会在源极或汲极对的源极区 域下方。 6.如申请专利范围第1项所述之静电放电防护元件, 其进一步可以利用第二种杂质型态的第二个扩散 区域,这个区域的形成会在源极或汲极对的汲极区 域下方。 7.如申请专利范围第5项所述之静电放电防护元件, 其中,第一个扩散区域可以在源极区域的下方,并 且可以延伸部分的扩散区域到通道区域。 8.如申请专利范围第6项所述之静电放电防护元件, 其中,第二个扩散区域可以在汲极区域的下方,并 且可以延伸部分的扩散区域到通道区域。 9.如申请专利范围第1项所述之静电放电防护元件, 其可以进一步地加入由源极汲极对的源极区域下 方的第三扩散区域,并且此扩散区域可以延伸进入 具有第二种杂质的淡浓度区域。 10.如申请专利范围第1项所述之静电放电防护元件 ,其可以进一步地加入由源极汲极对的汲极区域下 方的第四扩散区域,并且此扩散区域可以延伸进入 具有第二种杂质的淡浓度区域。 11.如申请专利范围第9项所述之静电放电防护元件 ,其可以更进一步加入第五扩散区域,此扩散区域 具有第二种型态的杂质且在第三扩散区域下方。 12.如申请专利范围第10项所述之静电放电防护元 件,其可以更进一步加入第六扩散区域,此扩散区 域具有第二种型态的杂质且在第四扩散区域下方 。 13.如申请专利范围第11项所述之静电放电防护元 件,其中,第五扩散区域可以部分延伸进入通道区 域。 14.如申请专利范围第12项所述之静电放电防护元 件,其中,第六扩散区域可以部分延伸进入通道区 域。 15.如申请专利范围第1项所述之静电放电防护元件 ,其可以更进一步在基板里加入深N-井的第二种杂 质型态。 16.一种静电放电保护元件,主要包括: 一个具有第一种型态的半导体基板; 一具有第一种杂质型态的井区形成在基板里; 一具有第二种杂质型态的一个源极区域形成在井 区里; 一具有第二种杂质型态的汲极对形成在井区里,并 且与源极隔开一段距离; 一通道区域形成在此源极与汲极中间; 一具有第一种杂质型态的淡杂质区域形成在源极 与汲极之间;及 一闸极形成在基板且在通道上方。 17.如申请专利范围第16项所述之静电放电防护元 件,其具有第一种杂质型态的淡浓度区域可以包含 部分的通道区域。 18.一个静电放电保护元件,主要包括: 一具有第一种型态的半导体基板; 至少一个具有第二种杂质型态的源极与汲极对形 成在基板上,此源极与汲极是分开的,分开的中间 区域为通道区域; 一具有第二种杂质型态的淡杂质区域在源极与汲 极对的中间,且至少包含部分的通道区域; 一闸极介电层形成在基板上;及 一闸极形成在闸极介电层且在通道上方。 19.一个制造一个静电放电防护元件的方法,主要包 括: 提供一个具有第一种杂质型态的半导体基板,此基 板具有一个基板表面; 遮罩住该半导体基板的部分表面区域; 在半导体基板上植入第二种杂质型态; 在半导体基板上再植入第一种杂质型态; 暴露出半导体基板的表面区域;及 在该区域形成至少一个具有第二种杂质型态的源 极与汲极对,在该源极与汲极中间定义出通道区域 ,并在基板上与通道区域上方形成闸极。 20.如申请专利范围第19项所述之方法,其系利用一 个虚拟层次来遮罩住半导体的表面区域。 21.如申请专利范围第19项所述之方法,其中,在遮罩 住该表面区域之前,可能会植入第二种杂质型态的 深N-井区域。 22.一种制造一个静电放电防护元件的方法,主要包 含: 提供第一种杂质型态的半导体基板; 在基板上形成一个具有第一种杂质型态的井区; 遮罩住一个表面区域,此区域会在具有第一种杂质 型态的井区之上; 植入具有第二种杂质型态的离子怖植进入基板; 植入具有第一种杂质型态的离子进入基板; 在未遮罩住具有第一种杂质的井区表面上,形成最 少一种具有第二种杂质的源极与汲极区域在该面 积,该源极与汲极对的分开区域定义成一个通道区 域;及 在基板上及通道区域之上形成闸极。 23.如申请专利范围第22项所述之方法,其系使用一 个虚拟层次在井区的半导体的表面区域上,并可以 提供一个遮罩的的面积以供后续的离子布植。 24.如申请专利范围第22项所述之方法,其中,在半导 体基板上形成第一种杂质型态的井区之前,会加入 一个具有第二种杂质型态的深N-井区域在基板上 。 25.一种制造一个静电放电防护元件的方法,主要包 含: 提供第一种杂质型态的半导体基板; 遮罩住一个半导体基板的表面区域; 植入具有第二种杂质型态的离子怖植进入基板; 植入具有第一种杂质型态的离子进入基板; 在未遮罩住具有第一区域的半导体表面上,离子布 植植入第二种杂质型态,该源极与汲极对的分开区 域会定义成一个通道区域;及 在基板上及通道区域之上形成闸极。 26.如申请专利范围第25项所述之方法,其系以一个 虚拟层次来使该第一区域形成图案并遮罩住第一 区域的表面。 27.如申请专利范围第25项所述之方法,其中,在遮罩 住表面的第一区域之前,可以先形成深N-井区域在 基板中。 图式简单说明: 图1是一个传统低临界电压的ESD防护元件。 图2是传统的低临界电压元件的电路表示图。 图3是目前发明之一的ESD防护元件的剖面图。 图4是目前发明之一的ESD防护元件的剖面图。 图5是目前发明之一的ESD防护元件的剖面图。 图6是目前发明之一的ESD防护元件的剖面图。 图7是目前发明之一的ESD防护元件的剖面图。 图8是目前发明之一的ESD防护元件的剖面图。 图9是目前发明之一的ESD防护元件的布局图。 图10是图9的ESD防护元件的剖面图。 图11是目前发明之一的ESD防护元件的剖面图。 图12是目前发明之一的ESD防护元件的剖面图。 图13是目前发明之一的ESD防护元件的剖面图。 图14是目前发明之一的ESD防护元件的剖面图。 图15是目前发明之一的ESD防护元件的剖面图。 图16是目前发明之一的ESD防护元件的剖面图。 图17A-17H是和本发明的具体实施例相关的ESD防护元 件的制造方法。 图18A-18I是和本发明的具体实施例相关的ESD防护元 件的制造方法。 图19A-19I是和本发明的具体实施例相关的ESD防护元 件的制造方法。 图20是本发明具体实施例的ESD防护元件的闸极电 压与源极电流的关系。 图21是本发明的具体实施例之一的ESD防护元件的 电流电压曲线。 图22是比较本发明具体实施例之一的ESD防护元件 与传统的ESD防护元件的特性。 |
