| 主权项 |
1.一种显示装置,其特征为具备驱动扫描信号之扫 描信号线驱动电路,和驱动交叉配置于上述扫描信 号线之资料信号线之资料信号线驱动电路; 更于上述扫描信号线驱动电路,或资料信号线驱动 电路之至少一方驱动电路,于输入至少第1,第2信号 之同时,亦于输入上述第1,第2信号之驱动电路以外 之其他电路,且于预备充电扫描信号线驱动电路, 和资料信号线驱动电路或资料信号线之预备充电 电路之任一电路,构成共通输入第1信号;设置平衡 输入于上述驱动电路之第2信号之配线负荷,和亦 共通输入于上述其他电路之第1信号之配线负荷之 配线调整手段。 2.一种显示装置,其特征为具备驱动扫描信号之扫 描信号线驱动电路,和驱动交叉配置于上述扫描信 号线之资料信号线之资料信号线驱动电路; 更于上述扫描信号线驱动电路,或资料信号线驱动 电路之至少一方驱动电路,输入至少第1,第2信号, 于其他电路构成共通输入第1信号,设置平衡输入 于上述驱动电路之第2信号之配线负荷,和亦共通 输入于上述其他电路之第1信号之配线负荷之配线 调整手段。 3.如申请专利范围第2项所记载之显示装置,其中, 上述其他之电路,为驱动上述扫描信号线,或资料 信号线之驱动电路。 4.如申请专利范围第2项所记载之显示装置,其中, 上述第1信号,系从共通之输入端共用信号线,而输 入于上述驱动电路及上述其他之电路。 5.如申请专利范围第2项所记载之显示装置,其中, 上述第1,第2信号系具有复数系统之时脉信号。 6.如申请专利范围第2项所记载之显示装置,其中, 上述第1,第2信号系以复数位元所构成之数位影像 信号,且为区分成至少2个位元群之数位影像信号 。 7.如申请专利范围第2项或第3项所记载之显示装置 ,其中,上述配线负荷调整手段能够调整各配线之 定时数。 8.如申请专利范围第2项所记载之显示装置,其中, 上述扫描线和上述资料线,于形成于基板之同时, 于该基板与对向电极所形成之基板间,挟持液晶层 ; 上述配线负荷调整手段系将上述液晶层做为介电 体而使用,其具备连接于输入于上述驱动电路之第 2信号配线之虚拟配线,和该虚拟配线上之上述液 晶层,和上述对向电极。 9.如申请专利范围第8项所记载之显示装置,其中, 上述虚拟配线相较于资料线驱动电路为接近于基 板端部侧之空白领域,而于对向电极所形之基板间 ,于不成为助于挟持液晶层之领域显示之领域,形 成99折形状。 10.如申请专利范围第8项所记载之显示装置,其中, 上述虚拟配线系平板状形成为产生对向电极与平 行平板。 11.如申请专利范围第2项所记载之显示装置,其中, 上述扫描线信号线和上述资料线,于形成于基板之 同时,于该基板上更形成间层绝缘膜与导电膜; 上述配线负荷调整手段系将上述间层绝缘膜做为 介电体而使用,其具备连接于输入于上述驱动电路 之第2信号配线之虚拟配线,和上述间层绝缘膜,和 上述导电膜。 12.如申请专利范围第2项所记载之显示装置,其中, 于上述扫描线信号线和上述资料线之各交点,设置 薄膜电晶体; 上述配线负荷调整手段系将构成薄膜电晶体之闸 极绝缘膜作成介电体而使用,其具备连接于输入于 上述驱动电路之第2信号配线之虚拟配线,和堆积 于该虚拟配线所分配之上述薄膜电晶体之闸极绝 缘膜,和构成半导体层之各层。 13.如申请专利范围第8,11或12项所记载之显示装置, 其中,上述虚拟配线系形成于助于显示之显示部周 围。 14.如申请专利范围第2项所记载之显示装置,其中, 上述之其他电路系使资料信号线预备充电之预备 充电电路。 15.如申请专利范围第2项或第3项所记载之显示装 置,其中,上述配线负荷调整手段系设置于扫描信 号线驱动电路。 图式简单说明: 图1为表示本发明之实施形态,且,概略性表示设置 虚拟配线之液晶显示装置之配线要点。 图2为表示上述液晶显示装置之构造概略方块图。 图3为表示于上述液晶显示装置之画素构造等价电 路图。 图4为表示于上述液晶显示装置之第1资料信号线 驱动电路之构造例子之电路方块图。 图5为表示有关图4之第1资料信号线驱动电路之各 信号时序图。 图6为表示于上述液晶显示装置之第2资料信号线 驱动电路之构造例子之电路方块图。 图7为表示有关图6之第2资料信号线驱动电路之各 信号时序图。 图8(a)为表示放大虚拟配线之例子图面。 图8(b)为表示构成配线负荷调整手段之容量部构造 之图面。 图8(c)为使用薄膜电晶体之半导体层,所构成之配 线负荷调整手段图面。 图9(a)为表示形成虚拟配线而设置构成配线负荷调 整手段之容量位置例子平面图。 图9(b)为表示形成虚拟配线而设置构成配线负荷调 整手段之容量位置例子平面图。 图10为表示传统之一般液晶显示装置之构成概略 方块图。 图11为表示于具备2个资料信号线驱动电路之液晶 显示装置之中,于2个资料信号线驱动电路间,共通1 个时脉信号ck1,ck2而输入之构造平面图。 图12为表示输入于上述2个资料信号线驱动电路之 时脉信号ck1,ck2之波形图。 |
