| 发明名称 | 在集成电路中制作低泄漏互连层的方法 | ||
| 摘要 | 本发明揭示一种用于制作低泄漏集成电路结构的方法。将一抗反射层无中间层地直接设置在一互连导体的顶部上，并在该抗反射层上设置一介电层。该互连导体是铝；该抗反射层是氮化钛，且该抗反射层的厚度小于或等于650埃并大于或等于150埃。开制一接触窗口，该接触窗口至少向下延伸至该抗反射层。 | ||
| 申请公布号 | CN1773691A | 申请公布日期 | 2006.05.17 |
| 申请号 | CN200510093165.9 | 申请日期 | 2005.08.19 |
| 申请人 | 安捷伦科技公司 | 发明人 | 钦塔马尼·帕尔苏莱;杰伊·迈耶;约翰·H·斯坦贝克;杰里米·A·泰尔;马克·D·克鲁克;柯克·A·林达尔 |
| 分类号 | H01L21/768(2006.01);H01L21/82(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 北京律盟知识产权代理有限责任公司 | 代理人 | 王允方 |
| 主权项 | 1、一种用于制作一低泄漏集成电路结构的方法，其包括：将一抗反射层无中间层地直接设置至一互连导体的顶部上，其中所述互连导体含有铝，其中所述抗反射层含有氮化钛，且其中所述抗反射层的厚度小于或等于650埃并大于或等于150埃；在所述抗反射层上设置一介电层；及开制一接触窗口，其中所述接触窗口至少向下延伸至所述抗反射层。 | ||
| 地址 | 美国加利福尼亚州 | ||