半导体记忆装置

摘要

本发明之半导体记忆器10具备有记忆器控制部13和记忆器芯部11。记忆器控制部13所具备之命令判定电路132，系依照从资讯处理装置之控制部所发送之命令，变更半导体记忆器10之动作模态。在第1模态，于命令解码电路131进行解码处理，从记忆器芯部11输出之资料不被拌码(scramble)。在第2模态，于命令解码电路131不进行解码处理，从记忆器芯部11输出之命令被拌码。