时钟锁相环装置

摘要

本发明公开了一种时钟锁相环装置，用以实现输出的时钟频率与本装置接收到的参考时钟频率一致，所述装置包括鉴相器、环路滤波器、处理器、分频器，还包括DDS单元和向所述DDS单元提供时钟的本地时钟源。其中，分别连接所述处理器与分频器的DDS单元，用于在所述处理器的控制下，根据所述频率差调整输出的时钟频率，以便所述时钟频率锁定所述参考时钟频率。由于DDS单元能够在处理器的控制下，产生不同的频率范围及不同的牵引范围，使得时钟锁相环装置适用的应用领域广，具有较好的通用性。

主权项

1、一种时钟锁相环装置，用以实现输出的时钟频率与本装置接收到的参考时钟频率一致，所述装置包括鉴相器、环路滤波器、处理器、分频器，其特征在于，还包括DDS单元和向所述DDS单元提供时钟的本地时钟源，其中：鉴相器：分别连接分频器与环路滤波器，用于接收DDS单元经分频器分频后的时钟频率及所述参考时钟频率，并将两频率的相位差值发送至所述环路滤波器；环路滤波器：分别连接所述DDS单元和处理器，用于在所述处理器的控制下对获得的频率差进行滤波处理后输出至所述DDS单元；DDS单元：分别连接所述处理器与分频器，用于在所述处理器的控制下，根据所述频率差调整输出的时钟频率，以便所述时钟频率锁定所述参考时钟频率。