低密度奇偶校验码的高效解码装置和方法

摘要

本发明涉及一种移动通信系统中使用LDPC码对前向纠错码进行解码的装置及方法。校验节点处理器对多个校验节点接收到的信息执行校验节点处理，累加器将校验节点处理器的校验节点输出值与先前累加值进行累加。边缘存储器存储校验节点输出值，以及两个累加存储器分别存储累加器的累加值和先前的累加值。减法器从累加值中减去校验节点输出值，和硬判决解码块对接收到的信息以及减法器输出值进行硬判决解码。比特缓冲器存储硬判决解码结果，和奇偶校验块对硬判决结果进行奇偶校验以决定是否终止迭代解码操作。多路复用器传送减法结果值至校验节点处理器和硬判决解码块。

主权项

1、一种在移动通信系统中使用低密度奇偶校验码对前向纠错码进行解码的装置，该装置包括：校验节点处理器，用于接收多个校验节点的接收信息，并对所接收的信息进行校验节点处理；累加器，用于将来自校验节点处理器的校验节点输出值与在前累加值相累加；边缘存储器，用于存储校验节点输出值；多个累加存储器，用于存储来自累加器的累加值和在前累加值；减法器，用于从累加器所提供的累加值中减去从边缘存储器中读取的校验节点输出值；硬判决块，用于对接收的信息以及减法器的输出值进行硬判决；比特缓冲器，用于存储硬判决结果；奇偶校验块，用于对硬判决结果进行奇偶校验以决定是否终止迭代解码；和多路复用器，用于传送减法器的减法结果值至校验节点处理器来执行迭代解码，基本上同时，还传送减法结果值至硬判决块。