发明名称 多阶相变化记忆体、制造方法及其位阶转换方法
摘要 一种多阶相变化记忆体、制造方法及其位阶转换方法,系由两个相变化层及电极组成,以串联的方式构成一记忆胞,在操作上使用电流控制模式(current-drive mode)。在施以不同之工作电流下,形成不同位阶之记忆状态。与先前之单一相变膜之记忆胞比较,本发明所揭露之相变化记忆体可大幅提高记忆位元数,增加记忆容量,并可藉由串联的结构,可减少记忆胞所占用的面积,可大幅降低元件所占的体积。
申请公布号 TWI254443 申请公布日期 2006.05.01
申请号 TW093130598 申请日期 2004.10.08
申请人 财团法人工业技术研究院 发明人 王文翰;李乾铭;沈桂弘
分类号 H01L27/00 主分类号 H01L27/00
代理机构 代理人
主权项 1.一种多阶相变化记忆体,包括有: 一第一相变化层,具有一第一电流-时间关系特性 曲线,特性曲线中至少包括有一结晶状态与一非结 晶状态;以及 一第二相变化层,具有一第二电流-时间关系特性 曲线,特性曲线中至少包括有一结晶状态与一非结 晶状态; 其中第一电流-时间关系曲线与一第二电流-时间 关系特性曲线相交形成至少一第一、一第二、一 第三、一第四状态,其中在该第一状态中,该第一 、该第二相变化层皆为结晶态;在该第二状态中, 该第一相变化层为非结晶态,该第二相变化层为结 晶态;在该第三状态中,该第一相变化层为结晶态, 该第二相变化层为非结晶态;在该第四状态中,该 第一、该第二相变化层皆为非结晶态。 2.如申请专利范围第1项所述之多阶相变化记忆体, 其中该第一相变化层之材料与该第二相变化层之 材料相同。 3.如申请专利范围第1项所述之多阶相变化记忆体, 其中该第一相变化层之材料与该第二相变化层之 材料不同。 4.一种多阶相变化记忆体,包括有: 一第一相变化层; 一第二相变化层; 一中间层,形成于该第一相变化层与该第二相变化 层之间; 一第一电极,形成于该第一相变化层之另一侧;以 及 一第二电极,形成于该第二相变化层之另一侧。 5.如申请专利范围第4项所述之多阶相变化记忆体, 其中该第一相变化层之材料与该第二相变化层之 材料相同。 6.如申请专利范围第4项所述之多阶相变化记忆体, 其中该第一相变化层之材料与该第二相变化层之 材料不同。 7.如申请专利范围第4项所述之多阶相变化记忆体, 该第一电极与该第二电极之材料相同。 8.如申请专利范围第4项所述之多阶相变化记忆体, 该第一电极与该第二电极之材料不同。 9.如申请专利范围第4项所述之多阶相变化记忆体, 其中该第一上电极与该第一相变化层之接触面积 与该第二上电极与该第二相变化层之接触面积相 同。 10.如申请专利范围第4项所述之多阶相变化记忆体 ,其中该第一电极与该第一相变化层之接触面积与 该第二电极与该第二相变化层之接触面积不同。 11.如申请专利范围第4项所述之多阶相变化记忆体 ,其中该第一上电极与该第一相变化层之间更包括 有一第一功能层。 12.如申请专利范围第11项所述之多阶相变化记忆 体,其中该第一功能层系为一提高加热效率之发热 层、提高该第一相变化层结晶成核速率之成核促 进层、或防止第一相变化层与该第一上电极之间 相互扩散之扩散阻绝层,或该发热层、该成核促进 层及该扩散阻绝层之任一组合。 13.如申请专利范围第11项所述之多阶相变化记忆 体,其中该第二上电极与该第二相变化层之间更包 括有一第二功能层。 14.如申请专利范围第13项所述之多阶相变化记忆 体,其中该第二功能层系为一提高加热效率之发热 层、提高该第二相变化层结晶成核速率之成核促 进层、或防止第二相变化层与该第二上电极之间 相互扩散之扩散阻绝层,或该发热层、该成核促进 层及该扩散阻绝层之任一组合。 15.一种多阶相变化记忆体之制造方法,包括有下列 步骤: 提供一基板,其中该基板形成有一金属接垫; 形成一第一电极于该基板上; 依序形成一第一相变化层、一中间层以及一第二 相变化层于该第一电极上;以及 形成一第二电于该第二相变化层之上。 16.如申请专利范围第15项所述之制造方法,其中更 包括一形成一第一功能层于该第一电极之上之步 骤。 17.如申请专利范围第15项所述之制造方法,其中更 包括一形成一第二功能层于该第二相变化层之上 之步骤。 18.如申请专利范围第15项所述之制造方法,其中形 成该第一电极之前更包括有一形成一第一功能层 之步骤,其中该第一功能层系为一提高加热效率之 发热层、提高该第一相变化层结晶成核速率之成 核促进层、或防止第一相变化层与该第一电极之 间相互扩散之扩散阻绝层,或该发热层、该成核促 进层及该扩散阻绝层之任一组合。 19.如申请专利范围第15项所述之制造方法,其中形 成该第二电极之前更包括有一形成一第二功能层 之步骤,其中该第二功能层系为一提高加热效率之 发热层、提高该第二相变化层结晶成核速率之成 核促进层、或防止第二相变化层与该第二电极之 间相互扩散之扩散阻绝层,或该发热层、该成核促 进层及该扩散阻绝层之任一组合。 20.如申请专利范围第15项所述之制造方法,其中于 形成该第一电极之步骤前更包括一形成一氧化层 之步骤。 21.如申请专利范围第15项所述之制造方法,其中于 形成该第二电极之步骤前更包括一形成一氧化层 之步骤。 22.一种多阶相变化记忆体之位阶转换方法,该相变 化记忆体至少具有一第一相变化层与一第二相变 化层,每一相变化层均至少具有一结晶态与非结晶 态,此得该相变化记忆体形成四个不同之记忆状态 ,该方法包括有下列步骤: 施加一第一脉冲讯号,以将该第一相变化层与该第 二相变化层之状态改变为结晶状态,其中该第一脉 冲讯号系为一电压讯号;以及 施加一第二脉冲讯号,以改变该第一相变化层与该 第二相变化层之该结晶状态,其中该第二脉冲讯号 系为一电压讯号。 23.一种多阶相变化记忆体之位阶转换方法,该相变 化记忆体至少具有一第一相变化层与一第二相变 化层,每一相变化层均至少具有一结晶态与非结晶 态,此得该相变化记忆体形成四个不同之记忆状态 ,该方法包括有下列步骤: 施加一脉冲讯号,以改变该第一相变化层与该第二 相变化层之结晶状态,其中该脉冲讯号系为一电压 讯号。 图式简单说明: 第1图系为本发明所揭露之相变化记忆体之结构示 意图; 第2图系为本发明所揭露之相变化记忆体之另一结 构示意图; 第3A~3E图系为本发明所揭露之相变化记忆体之制 作流程图; 第4A~4D图系为本发明所揭露之相变化记忆体之四 阶记忆状态之示意图; 第5A~5D图系为本发明所揭露之相变化记忆体之四 阶记忆状态之实验测试图; 第6图系为本发明所揭露之相变化记忆体之位阶转 换方法;以及 第7图系为本发明所揭露之相变化记忆体之位阶转 换方法。
地址 新竹县竹东镇中兴路4段195号