高速高频运算的抑制线路

摘要

本发明是一种作用于高速及高频的抑制线路，包含一个抑制输入单元，一个低振幅前置放大器及一个采样与判定线路。此抑制输入单元预先处理一输入信号的正相与反相信号，以产生四个预先处理过的信号两两一对递送至此低振幅前置放大器，然后此低振幅前置放大器的输出经由此采样与判定线路做扩大采样，再由多相位时钟用来控制在此采样与判定线路中的扩大采样。然后一个逻辑线路根据多个样本而决定此输入信号的状态。

主权项

1.一种高速高频运算的抑制线路，其特征在于，它包含有：一个抑制输入单元，用来接收一输入信号的正相与反相信号以产生两对预先处理过的信号；一个低振幅前置放大器，用来放大该两对预先处理过的信号且产生两对抑制的输出信号；以及一个采样与判定线路，用来接收该两对抑制的输出信号，以决定该输入信号的状态。