| 主权项 |
1.一种用于多层电路、自动测试系统之资料选通 脉冲最佳化之方法,包含: 并行探测一包括复数个电路之电路群; 其次,将一自动化测试系统之一资料选通脉冲初始 化至一相对于系统时脉循环之一选通脉冲设定点; 其次,以并行方式藉使用该选通脉冲设定点来部分 测试每一该电路之功能; 从该部分测试之步骤,在该选通脉冲设定点,记录 一该电路群之电路合格率; 其次,将该资料选通脉冲更新到一个新选通脉冲设 定点; 其次,重复该测试、记录、及更新的步骤直到完成 该选通脉冲设定点之一特定范围为止;以及 其次,将用于该电路群之该最高晶片合格率之资料 选通脉冲设定至选通脉冲之设定点。 2.如申请专利范围第1项之用于多层电路、自动测 试系统之资料选通脉冲最佳化之方法,其中该电路 群包含在一积体电路晶圆上之一晶片群。 3.如申请专利范围第1项之用于多层电路、自动测 试系统之资料选通脉冲最佳化之方法,其中该电路 群包含一已封装之积体电路元件群。 4.如申请专利范围第1项之用于多层电路、自动测 试系统之资料选通脉冲最佳化之方法,其中每一该 电路包含一记忆体元件。 5.如申请专利范围第1项之用于多层电路、自动测 试系统之资料选通脉冲最佳化之方法,其中每一该 电路群包含约2个到128个之间的该等电路。 6.如申请专利范围第1项之用于多层电路、自动测 试系统之资料选通脉冲最佳化之方法,其中该资料 选通脉冲包含用于每一该系统时脉循环之一单一 选通脉冲。 7.如申请专利范围第1项之用于多层电路、自动测 试系统之资料选通脉冲最佳化之方法,其中该资料 选通脉冲包含用于每一该系统时脉循环之两个选 通脉冲。 8.如申请专利范围第1项之用于多层电路、自动测 试系统之资料选通脉冲最佳化之方法,其中将该资 料选通脉冲更新到一新的该选通脉冲设定点之该 步骤包含在该特定范围内之一下限与一上限间之 递增。 9.如申请专利范围第1项之用于多层电路、自动测 试系统之资料选通脉冲最佳化之方法,其中更新该 资料选通脉冲到一新的该选通脉冲设定点之该步 骤包含在一下限与一上限间之特定范围内之「对 分搜寻」。 10.一种用于多层电路、自动测试系统之资料选通 脉冲最佳化之方法,包含: 并行探测一包括复数个电路之电路群; 其次,将一自动化测试系统之一资料选通脉冲初始 化至一相对于系统时脉循环之一选通脉冲设定点; 其次,以并行方式藉使用该选通脉冲设定点来部分 测试每一该电路之功能; 从该部分测试之步骤,在该选通脉冲设定点,记录 一该电路群之电路合格率; 其次,藉着在该特定范围内之一下限与一上限间之 递增将该资料选通脉冲更新到一个新的选通脉冲 设定点; 其次,重复该测试、记录、及更新的步骤直到完成 该选通脉冲设定点之一特定范围为止;以及 其次,将用于该电路群之该最高晶片合格率之资料 选通脉冲设定至选通脉冲之设定点。 11.如申请专利范围第10项之用于多层电路、自动 测试系统之资料选通脉冲最佳化之方法,其中该电 路群包含在一积体电路晶圆上之一晶片群。 12.如申请专利范围第10项之用于多层电路、自动 测试系统之资料选通脉冲最佳化之方法,其中该电 路群包含一已封装之积体电路元件群。 13.如申请专利范围第10项之用于多层电路、自动 测试系统之资料选通脉冲最佳化之方法,其中每一 该电路包含一记忆体元件。 14.如申请专利范围第10项之用于多层电路、自动 测试系统之资料选通脉冲最佳化之方法,其中该资 料选通脉冲包含用于每一该系统时脉循环之一单 一选通脉冲。 15.如申请专利范围第10项之用于多层电路、自动 测试系统之资料选通脉冲最佳化之方法,其中该资 料选通脉冲包含用于每一该系统时脉循环之两个 选通脉冲。 16.如申请专利范围第10项之用于多层电路、自动 测试系统之资料选通脉冲最佳化之方法,其中每一 该电路群包含约在2个到128个之间的该等电路。 17.一种使用多层电路、自动化测试系统来测试复 数个电路之方法,包括: 将一自动测试系统初始化到一包含复数个电路群 之第一电路群,其中每一电路群又包含复数个电路 ,且其中该第一电路群被视为一电流电路群; 其次,测试该电流电路群,其中该测试包含; 并行探测该电流电路群; 其次,将该自动测试系统之一资料选通脉冲初始化 到一相对于一系统时脉循环之一选通脉冲设定点; 其次,以并行之方式藉该选通脉冲设定点来部分测 试每一该电路之功能; 在该选通脉冲设定点,从该部分测试之步骤记录该 电路群中之一电路合格率; 其次,将该资料选通脉冲更新到一新的选通脉冲设 定点; 其次,重复该测试、记录、及更新的步骤直到完成 该选通脉冲设定点之一特定范围为止; 其次,将用于该电路群之该资料选通脉冲,设定至 与最高之该电路合格率相关之该选通脉冲设定点; 以及 其次,藉该最佳化之资料选通脉冲来测试该电流电 路群; 其次,将该系统以指标指示至目前被视为该电流电 路群之下一该电路群;以及 其次,将测试该电流电路群和以指标指示到下一该 电路群之该等步骤重复执行,直至所有该等电路群 完成测试为止。 18.如申请专利范围第17项之使用多层电路、自动 化测试系统来测试复数个电路之方法,其中该电路 群包含在一积体电路晶圆上之晶片群。 19.如申请专利范围第17项之使用多层电路、自动 化测试系统来测试复数个电路之方法,其中该电路 群包含已封装之积体电路元件群。 20.如申请专利范围第17项之使用多层电路、自动 化测试系统来测试复数个电路之方法,其中每一该 电路包含一记忆体元件。 21.如申请专利范围第17项之使用多层电路、自动 化测试系统来测试复数个电路之方法,其中该资料 选通脉冲包含一用于每一该系统时脉循环之一单 一选通脉冲。 22.如申请专利范围第17项之使用多层电路、自动 化测试系统来测试复数个电路之方法,其中该资料 选通脉冲包含用于每一该系统时脉循环之两个选 通脉冲。 23.如申请专利范围第17项之使用多层电路、自动 化测试系统来测试复数个电路之方法,其中将该资 料选通脉冲更新到一新的该选通脉冲设定点之该 步骤包含在该特定范围内之一下限与一上限间之 递增步进。 24.如申请专利范围第17项之使用多层电路、自动 化测试系统来测试复数个电路之方法,其中更新该 资料选通脉冲到一新的该选通脉冲设定点之该步 骤包含在一下限与一上限间之特定范围内之「对 分搜寻」。 25.如申请专利范围第17项之使用多层电路、自动 化测试系统来测试复数个电路之方法,其中至少两 个该资料选通脉冲被最佳化。 图式简单说明: 第一图 说明习知技术之晶片群概念,其中在一积 体电路晶圆上之多晶片系藉一多晶片、自动晶圆 测试系统而进行同步测试者。 第二图 说明习知技术之封装群概念,其中多个经 封装过之电路系藉一多封装、自动测试系统而进 行同步测试者。 第三图 说明习知技术中,用于「双倍资料传输速 率动态随机存取记忆体」(DDR-RAM)元件之介于测试 系统时脉、测试中元件(DUT)资料输出线、以及一 测试机选通脉冲之间之调时(timing)关系。 第四图 说明习知技术中,用于并行、多电路测试 中,在静态资料选通脉冲设定点使用上之困难。 第五图 说明本发明第一较佳实施例中,用于一多 层电路、自动测试系统之将一资料选通脉冲最佳 化之方法。 第六图 说明本发明第一较佳实施例中,藉在该特 定范围内之一下限与一上限间之递增,用来更新资 料选通脉冲之调时关系。 第七图 说明本发明第一较佳实施例中,藉在该特 定范围内之一下限与一上限间之「对分搜寻」,用 来更新资料选通脉冲之调时关系。 第八图 说明本发明第二较佳实施例中,使用多层 电路、自动测试系统来测试复数个电路之方法。 |
