| 主权项 |
1.一种包含一PCI本地滙流排且用于一电脑系统的 PCI介面卡,该PCI介面卡包含: 复数个主力晶片,其系连接在一起以形成一菊花键 结构,每个主力晶片包含至少一个ATA主机控制器; 以及 一仲裁器,用来控制每个主力晶片至该PCI本地滙流 排以及该PCI本地滙流排至每个主力晶片的存取; 其中该仲裁器一次只准许该复数个主力晶片的其 中之一存取该PCI本地滙流排。 2.如申请专利范围第1项之PCI介面卡,其中该PCI介面 卡系遵循PCI专业工作小组(PCI Special Interest Group,PCI -SIG)所提出的PCI规格版本2.3。 3.如申请专利范围第2项之PCI介面卡,更包含至少一 ATA连接器,其系电性连接至并且对应于每个主力晶 片。 4.如申请专利范围第3项之PCI介面卡,更包含用以保 持该主力晶片的设定的一快闪唯读记忆体。 5.如申请专利范围第4项之PCI介面卡,其中至少一个 ATA主机控制器系为一并列ATA主机控制器。 6.如申请专利范围第4项之PCI介面卡,其中至少一个 ATA主机控制器系为一序列ATA主机控制器。 7.如申请专利范围第4项之PCI介面卡,其中每个主力 晶片包含一个位元组的记忆体,其系保留做为用来 控制该主力晶片所提供之一额外功能的存取之一 罩幕。 8.如申请专利范围第7项之PCI介面卡,其中该主力晶 片包含两个序列ATA接口以及至少两个并列ATA接口 。 9.如申请专利范围第7项之PCI介面卡,其中该罩幕位 元组系用来准许或拒绝对该快闪唯读记忆体的存 取。 10.如申请专利范围第7项之PCI介面卡,其中该记忆 体内存有一个两位元的硬体设定,用来指示该主力 晶片在该菊花键结构中的位置。 11.如申请专利范围第10项之PCI介面卡,其中每个主 力晶片系配置一个不同的中断向量。 12.如申请专利范围第10项之PCI介面卡,其中该仲裁 器系使用一记号传递方法来准许一次只有该复数 个主力晶片的其中之一存取该PCI本地滙流排。 13.一种在单一PCI介面卡上菊花键结复数个主力晶 片的方法,每个主力晶片包含至少一个ATA主机控制 器,该方法包含: 提供硬体设定来指示每个主力晶片的菊花键结位 置;以及 提供一仲裁器,用来控制每个主力晶片至一PCI本地 滙流排以及该PCI本地滙流排至每个主力晶片的存 取。 14.如申请专利范围第13项之方法,其中该仲裁器一 次只准许该复数个主力晶片的其中之一存取该PCI 本地滙流排。 15.如申请专利范围第14项之方法,其中该仲裁器系 使用一记号传递方法来准许一次只有该复数个主 力晶片的其中之一存取该PCI本地滙流排。 16.如申请专利范围第14项之方法,更包含提供一个 彼此不同的中断向量给每个主力晶片。 17.如申请专利范围第14项之方法,其中至少一个ATA 主机控制器系为一序列ATA主机控制器。 18.如申请专利范围第14项之方法,其中至少一个ATA 主机控制器系为一并列ATA主机控制器。 19.如申请专利范围第14项之方法,更包含使用包含 于该PCI介面卡上的一快闪记忆体以保持主力晶片 的设定,并且每个主力晶片包含用来当作接受或拒 绝对该快闪记忆体的存取的一罩幕之一个位元组 记忆体。 20.如申请专利范围第14项之方法,更包含该PCI介面 卡系遵循PCI专业工作小组(PCI Special Interest Group,PCI -SIG)所提出的PCI规格版本2.3。 图式简单说明: 第一图系为具有一PCI本地滙流排与PCI介面卡的电 脑系统的方块图。 第二图系为根据本发明的PCI介面卡的示意图。 第三图系为第二图之PCI介面卡的侧视图。 |
