| 摘要 |
<P>L'invention concerne un filtre (20) destiné à recevoir un signal à temps discret à une fréquence d'horloge d'échantillonnage, comprenant un nombre déterminé, supérieur à 2, de modules de filtrage (Fi), chaque module de filtrage comprenant des condensateurs de tête (CHi,0, CHi,1, CHi,2, CHi,3) en nombre égal au nombre déterminé, montés en parallèle entre une borne d'entrée et la borne d'un condensateur d'intégration (CIi,0) ; et des moyens (SWi,0, SWi,2, SWi,4, SWi,6, SWi,1, SWi,3, SWi,5, SWi,7) pour relier, au cours de cycles d'horloge successifs en nombre égal au nombre déterminé, successivement chaque condensateur de tête à la borne d'entrée, et pour alors relier simultanément les condensateurs de tête au condensateur d'intégration, et dans lequel les cycles d'horloge successifs au cours desquels les condensateurs de tête d'un module de filtrage sont reliés à la borne d'entrée sont décalés d'un cycle d'horloge d'un module de filtrage au suivant.</P>
|
