发明名称 半导体积体电路
摘要 每对第二电晶体的闸极分别接收一对升与降缘是彼此不同之被延迟的时序讯号,并且逐渐地把在一个预先充电到一第一电源电压之第一节点的电荷释放。该放电速度端视该等电晶体的临界电压、运作温度、及电源电压而定来改变。数个侦测电路在彼此不同的时序下运作俾可侦测在该第一节点的电压作为逻辑值。一个选择器端视由该侦测电路所提供的侦测结果而定来选择该等第二时序讯号中之任一者。一个内部电路与被选择的第二时序讯号同步地运作。据此,该内部电路的运作时序能够响应于在运作环境上的改变来最佳地被调整。这允许在该半导体积体电路之运作边界上的改进。
申请公布号 TW200611100 申请公布日期 2006.04.01
申请号 TW094100978 申请日期 2005.01.13
申请人 富士通股份有限公司 发明人 富田浩由
分类号 G06F1/04 主分类号 G06F1/04
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本