| 摘要 |
Die Erfindung betrifft eine Halbleiterspeichervorrichtung mit DOLLAR A - zumindest einem Clockeingangskontakt (10) zur Eingabe eines externen Clocksignals (CLK); DOLLAR A - zumindest einem Clockausgangskontakt (18) zur Ausgabe eines Datenleseclocksignals (DQS) für ein Auslesen von in der Halbleiterspeichervorrichtung gespeicherten Daten; DOLLAR A - zumindest einen Datenkontakt zur Ausgabe von in der Halbleiterspeichervorrichtung gespeicherten Daten (DQ); DOLLAR A - zumindest einer Phaseneinstelleinrichtung (DLL), welche ausgelegt ist, eine Phase des Datenleseclocksignals (DQS) in Abhängigkeit von einer Phase des externen Clocksignals (CLK) näherungsweise einzustellen; DOLLAR A - zumindest einer Phasendifferenztesteinrichtung, welche ausgelegt ist, DOLLAR A -- eine Phasendifferenz zwischen der Phase des Datenleseclocksignals (DQS) und der Phase des externen Clocksignals (CLK) näherungsweise zu erfassen, und DOLLAR A -- ein Testergebnis, basierend auf der erfaßen Phasendifferenz, auszugeben.
|
