利用积分电路的静电放电防止装置

摘要

本发明涉及一种利用积分电路对静电放电ESD现象能够构成更加稳定系统的静电放电防止装置。本发明利用积分电路的静电放电防止装置是由下述部分构成：接收系统内部产生的各种时钟源输入的信号(Clock Source)，并为检测由静电放电ESD引起的电冲击状态的异常时钟信号而设置的积分电路；为降低(Down)通过积分电路检测的异常时钟信号电平而设置的电压变换部；接收电压变换部输出的异常时钟信号，并对包含异常时钟信号的时钟源的刷新(Refresh)动作进行控制而设置的处理单元CPU。本发明的这种构成，利用积分电路对静电放电ESD现象能够实现更加稳定的系统，因此提高了系统可靠性。

主权项

1.利用积分电路的静电放电防止装置，其特征是由下述部分构成：接收系统内部产生的各种时钟源，并为检测通过静电放电引起电冲击状态下的异常时钟信号而设置的积分电路；为降低通过积分电路检测的异常时钟信号电平而设置的电压变换部；接收电压变换部输出的异常时钟信号，并对包含异常时钟信号时钟源的刷新动作进行控制而设置的中央处理单元。