| 主权项 |
1.一种半导体装置,其特征为具备: 设置于半导体基板上方的金属配线;和 形成于上述金属配线上的金属扩散防止膜;和 形成于上述金属扩散防止膜上且至少包括矽-甲基 键结及矽-氧键结的缓冲层;和 形成于上述缓冲层上且至少包括矽-甲基键结及矽 -氧键结的低介电常数层, 而上述缓冲层的矽-甲基键结密度量,比上述低介 电常数层的矽-甲基键结密度量还低。 2.如申请专利范围第1项所记载之半导体装置,其中 ,上述缓冲层的膜厚为30nm以下。 3.如申请专利范围第1项所记载之半导体装置,其中 ,上述低介电常数层的介电常数为3.1以下。 4.如申请专利范围第1项所记载之半导体装置,其中 ,上述缓冲层之矽-甲基键结密度量对矽-氧键结为 22%以下。 5.如申请专利范围第1项所记载之半导体装置,其中 ,上述低介电常数层之矽-甲基键结密度量对矽-氧 键结为25%以上。 6.如申请专利范围第1项所记载之半导体装置,其特 征为:上述金属配线是铜配线,而上述铜配线是埋 设于形成有元件之上述半导体基板上所设置的绝 缘膜层表面部。 7.如申请专利范围第1项所记载之半导体装置,其中 ,上述金属扩散防止膜是含甲基氮化矽膜。 8.如申请专利范围第1项所记载之半导体装置,其中 ,上述金属扩散防止膜是含甲基碳化矽膜。 9.如申请专利范围第1项所记载之半导体装置,其中 ,上述金属扩散防止层是含甲基氮化矽膜及含甲基 碳化矽膜的积层膜。 10.如申请专利范围第1项所记载之半导体装置,其 中,上述缓冲层是使用含甲基之有机矽化合物作为 原料而形成的第一之含甲基氧化矽膜。 11.如申请专利范围第1项所记载之半导体装置,其 中,上述低介电常数层是使用含甲基之有机矽化合 物作为原料而形成的第二之含甲基氧化矽膜。 12.如申请专利范围第1项所记载之半导体装置,其 中,复具备:分别贯通上述低介电常数层、上述缓 冲层及上述金属扩散防止膜,且与上述金属配线相 连的上层金属配线。 13.一种半导体装置的制造方法,其特征为具备下列 步骤: 在设置于半导体基板上方的金属配线上,形成金属 扩散防止膜;和 在上述金属扩散防止膜上,形成至少包含矽-甲基 键结及矽-氧键结的缓冲层,以及在上述缓冲层上, 形成至少包含矽-甲基键结及矽-氧键结的低介电 常数层, 而上述缓冲层是以其矽-甲基键结量低于上述低介 电常数层之矽-甲基键结密度量的方式进行成膜。 14.如申请专利范围第13项所记载之半导体装置的 制造方法,其中,上述缓冲层的膜厚系控制在30nm以 下。 15.如申请专利范围第13项所记载之半导体装置的 制造方法,其中,上述低介电常数层的比介电常数 系控制在3.1以下。 16.如申请专利范围第13项所记载之半导体装置的 制造方法,其中,上述缓冲层是以矽-甲基键结密度 量对上述矽-氧键结为22%以下的方式进行成膜。 17.如申请专利范围第13项所记载之半导体装置的 制造方法,其中,上述缓冲层成膜时的压力系控制 在3torr以下。 18.如申请专利范围第13项所记载之半导体装置的 制造方法,其中,上述缓冲层成膜时的RF(Radio Frequency)电力密度系控制在2W/cm2以上。 19.如申请专利范围第13项所记载之半导体装置的 制造方法,其中,上述缓冲层成膜时之含甲基有机 矽化合物及氧的流量比系控制为1:5。 20.如申请专利范围第13项所记载之半导体装置的 制造方法,其中,上述低介电常数层是以矽-甲基键 结密度量对矽-氧键结为25%以上的方式进行成膜。 2l.如申请专利范围第13项所记载之半导体装置的 制造方法,其中,上述金属配线是铜配线,而上述铜 配线乃埋设于形成有元件之上述半导体基板上所 设置的绝缘膜层表面部。 22.如申请专利范围第13项所记载之半导体装置的 制造方法,其中,上述金属扩散防止膜可使用含甲 基氮化矽膜。 23.如申请专利范围第13项所记载之半导体装置的 制造方法,其中,上述金属扩散防止膜可使用含甲 基碳化矽膜。 24.如申请专利范围第13项所记载之半导体装置的 制造方法,其中,上述金属扩散防止膜可使用含甲 基氮化矽膜及含甲基碳化矽膜的积层膜。 25.如申请专利范围第13项所记载之半导体装置的 制造方法,其中,上述缓冲层及上述低介电常数层 是使用含甲基之有机矽化合物作为原料而形成者 。 26.如申请专利范围第25项所记载之半导体装置的 制造方法,其中,上述缓冲层及上述低介电常数层 系没有截断电源而连续地形成。 27.如申请专利范围第13项所记载之半导体装置的 制造方法,其中,上述缓冲层及上述低介电常数层 系重新导通电源而非连续地形成。 图式简单说明: 第1图是根据本发明一实施型态之半导体装置的基 本构成的剖面图。 第2图是第1图之半导体装置的制造所使用之电浆 CVD装置的构成例图。 第3图是用以说明第1图之半导体装置的制造方法 之步骤剖面图。 第4图是用以说明第1图之半导体装置的制造方法 之步骤剖面图。 第5图是用以说明第1图之半导体装置的制造方法 之步骤剖面图。 第6图是用以说明第1图之半导体装置的制造方法 之步骤剖面图。 第7图是用以说明第1图之半导体装置的制造方法 之步骤剖面图。 第8图是缓冲层及低介电常数层之FT-IR peak height比 和界面密接强度的关系图。 |
