| 主权项 |
1.一种半导体记忆装置,包含: 复数个记忆元件; 至少一位元线,其中一记忆操作是经由与复数个记 忆元件之至少一者有关的该位元线之至少一部份 而执行;及 一负载电阻调整电路,用以改变一电阻値,以减少 或免除取决于该记忆元件位置的位元线负载电阻 差。 2.如请求项1之半导体记忆装置,尚包含: 至少一字线; 其中该等位元线是彼此平行配置,该等字线是彼此 平行配置,且该等位元线是与该等字线相交;及 复数个记忆元件的每一者具有两个驱动端连接到 相邻的对应位元线、与一控制端连接到一对应的 字线。 3.如请求项1之半导体记忆装置,其中该等位元线的 每一者具有:一第一位元线,其以杂质扩散区域制 成;一第二位元线,其以连接到该第一位元线的一 金属导线制成;与一第三位元线,其以经由一位元 线选择元件而连接到该第二位元线一端的一金属 导线制成;及 经由该第三位元线、该第二位元线、与该第一位 元线而供应给该等记忆元件之一的一电压。 4.如请求项3之半导体记忆装置,其中该第二位元线 包含复数个分枝线连接到该第三位元线。 5.如请求项1之半导体记忆装置,其中该负载电阻调 整电路是在位元线的一端、与用以将一预定电压 供应给该位元线的电压供应电路的一输出端之间 的一电压供应路径提供。 6.如请求项1之半导体记忆装置,其中该负载电阻调 整电路能根据该位址资讯而改变一电阻値,以减少 或免除在列方向的一位元线负载电阻差。 7.如请求项1之半导体记忆装置,其中该负载电阻调 整电路是具有复数个电阻元件的一负载电阻切换 电路、与用以选择复数个电阻元件之至少一者的 一电阻元件选择构件。 8.如请求项7之半导体记忆装置,其中该电阻元件选 择构件能根据该记忆体元件的位址资讯而转变电 阻元件。 9.如请求项1之半导体记忆装置,其中该负载电阻调 整电路具有一可变电阻元件、与用以控制该可变 电阻元件的一电阻値控制构件,以改变电阻値。 10.如请求项9之半导体记忆装置,其中该电阻値控 制构件能根据该记忆元件的位址资讯而改变该可 变电阻元件的电阻値。 11.如请求项7之半导体记忆装置,其中该电阻元件 的主要部份结构是与该位元线的结构相同,且该主 要部份与该位元线是以相同制程步骤产生。 12.如请求项7之半导体记忆装置,其中该电阻元件 的主要部份是透过使用与该位元线的至少一部份 相同设计案例而制造。 13.如请求项3之半导体记忆装置,其中该负载电阻 调整电路能控制该位元线选择元件的驱动能力以 改变该位元线选择元件的一电阻値元件,以减少或 免除该位元线负载电阻的差。 14.如请求项13之半导体记忆装置,其中该负载电阻 调整电路能根据该记忆体元件的位址资讯而改变 与输出该位元线选择元件的一控制电压。 15.如请求项1之半导体记忆装置,其中该负载电阻 调整电路能决定电阻値,所以在该选择记忆元件的 一驱动端与用以将一电压供应于位元线的一电压 供应电路的一输出端之间的负载电阻总数是保持 不变或在一预定范围内,而不管该选择记忆元件的 位置。 16.如请求项1之半导体记忆装置,其中从该记忆元 件的一驱动端到用以将一电压供应给位元线的一 电压供应电路的一第一导线长度是等于从该记忆 元件的另一驱动端到该电压供应电路的一第二导 线长度;或者,在第一与第二导线长度之间的差是 在一预定范围内。 17.如请求项1之半导体记忆装置,其中该半导体记 忆装置具有一非接触式结构,其中该记忆元件的两 个驱动端是以杂质扩散区域制成,有关金属导线的 一接触部份并未提供用于每一记忆元件,但是有关 一金属导线的接触部份是提供用于复数个记忆元 件。 18.如请求项1之半导体记忆装置,其中该记忆元件 是一金属氧化半导体(MOS)电晶体。 19.如请求项1之半导体记忆装置,其中该记忆元件 使用一通道热电子注入现象进行记忆操作,例如一 资讯读取操作、一资讯写入操作、或一资讯抹除 操作。 图式简单说明: 图1是根据本发明的第一具体实施例而显示在一半 导体记忆装置中的一记忆阵列及其周边控制电路 的等效电路建构图。 图2是根据本发明的第二具体实施例而显示在一半 导体记忆装置中的一记忆阵列与一控制电路的等 效电路建构图。 图3是显示一传统半导体记忆装置的记忆阵列结构 等效电路图。 |
