| 主权项 |
1.一种讯号时序的调整方法,包括有: 产生复数个频率相同但相位不同的参考讯号;以及 从该复数个参考讯号中选择一第一参考讯号; 根据该第一参考讯号调整一第一讯号之输出延迟 时间,使得该第一讯号延迟输出。 2.如申请专利范围第1项之讯号时序的调整方法,其 中更包含从该复数个参考讯号中选择一第二参考 讯号,根据该第二参考讯号调整一第二讯号输出延 迟时间,使得该第二讯号延迟输出。 3.如申请专利范围第2项之讯号时序的调整方法,其 中更包含固定一延迟时间用以微调该第二讯号之 输出延迟时间。 4.如申请专利范围第2项之讯号时序的调整方法,其 中更包含依据延迟输出后的该第一讯号对一记忆 体发出指令,配合延迟输出后的该第二讯号将一特 定资料写入该记忆体中。 5.如申请专利范围第4项之讯号时序的调整方法,其 中更包含读取写入该记忆体之该特定资料,用以比 对该写入特定资料与该读取特定资料是否相符。 6.如申请专利范围第5项之讯号时序的调整方法,其 中若该写入特定资料与该读取特定资料不符则重 新选择该第二参考时脉。 7.如申请专利范围第6项之讯号时序的调整方法,其 中该方法可用于侦测一电脑系统记忆体讯号,而该 第一讯号为一滙流排传输时脉(DCLK)或一指令讯号( CMD)。 8.如申请专利范围第7项之讯号时序的调整方法,其 中该第二讯号为一资料指示讯号(DQS)或一资料讯 号(DQ)。 9.如申请专利范围第1项之讯号时序的调整方法,其 中该方法可用于一电脑系统记忆体讯号时序的调 整,其中该方法更包含开机时根据一电脑系统之记 忆体配置从该复数个参考讯号中选择出该第一参 考讯号。 10.如申请专利范围第9项之讯号时序的调整方法, 其中包含将记忆体配置以及该第一参考讯号之关 系建立成一对照表。 11.一种电脑系统记忆体讯号时序的调整方法,包括 有: 产生复数个频率相同但相位不同的参考讯号; 从该复数个参考讯号中选择一第一参考讯号; 根据该第一参考讯号调整一第一讯号之输出延迟 时间,使得该第一讯号延迟输出; 从该复数个参考讯号中选择一第二参考讯号;以及 根据该第二参考讯号调整一第二讯号输出延迟时 间,使得该第二讯号延迟输出。 12.如申请专利范围第11项之电脑系统记忆体讯号 时序的调整方法,其中更包含开机时根据该电脑系 统之记忆体配置从该复数个参考讯号中选择出该 第一参考讯号。 13.如申请专利范围第12项之电脑系统记忆体讯号 时序的调整方法,其中更包含将记忆体配置以及该 第一参考讯号之关系建立成一对照表。 14.如申请专利范围第11项之电脑系统记忆体讯号 时序的调整方法,其中该第一讯号为一滙流排传输 时脉(DCLK)或一指令讯号(CMD)。 15.如申请专利范围第14项之电脑系统记忆体讯号 时序的调整方法,其中该第二讯号为一资料指示讯 号(DQS)或一资料讯号(DQ)。 16.如申请专利范围第15项之电脑系统记忆体讯号 时序的调整方法,其中更包含依据延迟输出后的该 滙流排传输时脉以及该指令讯号对该记忆体发出 指令,配合延迟输出后的该资料指示讯号以及该资 料讯号将一特定资料写入该记忆体中。 17.如申请专利范围第16项之电脑系统记忆体讯号 时序的调整方法,其中更包含读取写入该记忆体之 该特定资料,用以比对该写入特定资料与该读取特 定资料是否相符。 18.如申请专利范围第17项之电脑系统记忆体讯号 时序的调整方法,其中若该写入特定资料与该读取 特定资料不符则重新选择该第二参考时脉。 19.如申请专利范围第11项之电脑系统记忆体讯号 时序的调整方法,其中更包含固定一延迟时间用以 微调该第二讯号之输出延迟时间。 20.一种电脑系统记忆体讯号时序调整电路,包括有 : 一时脉产生器,用以产生复数个频率相同但相位不 同的参考讯号; 一多工单元,连结致该时脉产生器,用以接收该复 数个频率相同但相位不同的参考讯号,其中该多工 单元会根据一选择讯号,从该复数个参考讯号中选 出一第一参考讯号;以及 一调整单元,连结至该多工单元,接收一讯号并根 据该多工单元所选择之该第一参考讯号延迟输出 该讯号。 21.如申请专利范围第20项之电脑系统记忆体讯号 时序调整电路,其中更包含有一控制模组连结至该 调整单元,用以发出该讯号,其中该讯号为一滙流 排传输时脉(DCLK)或一指令讯号(CMD)。 22.如申请专利范围第21项之电脑系统记忆体讯号 时序调整电路,其中更包含有一设定模组连接至该 多工单元,提供一选择讯号,用以选择该第一参考 讯号。 23.如申请专利范围第22项之电脑系统记忆体讯号 时序调整电路,其中更包含有一侦测模组连结至该 设定模组,用以当开机时侦测该电脑系统之记忆体 配置,使得该设定模组决定该选择讯号。 24.如申请专利范围第20项之电脑系统记忆体讯号 时序调整电路,其中更包含有一控制模组连结至该 调整单元,用以发出该讯号,其中该讯号为一资料 指示讯号(DQS)或一资料讯号(DQ)。 25.如申请专利范围第24项之电脑系统记忆体讯号 时序调整电路,其中更包含有一比对模组,连结至 该控制模组,用以比对延迟输出之该讯号是否正确 ;以及一扫描模组,连结至该控制模组,用以当比对 结果不正确时,由该复数个参考时脉中重新选择该 第一参考讯号。 26.如申请专利范围第25项之电脑系统记忆体讯号 时序调整电路,其中更包含有 一第一设定模组,连结于该扫瞄模组以及该多工单 元间,输出一选择讯号用以选择该第一参考讯号。 27.如申请专利范围第26项之电脑系统记忆体讯号 时序调整电路,其中更包含有一延迟器连结于该多 工单元以及该调整单元间,该延迟器有一固定大小 的延迟时间,用以将该多工器所选择的第一参考讯 号的时脉再延迟固定大小的该延迟时间。 28.如申请专利范围第27项之电脑系统记忆体讯号 时序调整电路,其中更包含有一第二设定模组,连 结于该扫瞄模组以及该延迟器间,用以设定该延迟 时间的大小。 图式简单说明: 第1图为一电脑系统之功能方块示意图。 第2图为第1图中电脑系统运作时各记忆体讯号之 时序示意图。 第3图是在第1图之晶片组中实现本发明时序调整 机制的功能方块示意图。 第4图为第3图中各参考讯号之时序示意图。 第5图、第6图示意的是第3图中各调整单元运作之 情形。 第7图示意的是本发明以第3图中晶片组进行记忆 体讯号时序调校之流程。 第8图示意的是第7图中相关测试进行的情形。 |
