| 主权项 |
1.一种发光二极体之构装结构,该结构至少包含: 一基板,其中该基板上具有多个沟渠; 至少一发光二极体阵列,位于相对应之沟渠中; 至少一驱动电路阵列,位于相对应之沟渠中;以及 一第一导电连接结构,位于该至少一发光二极体阵 列和该至少一驱动电路阵列中。 2.如申请专利范围第1项所述之结构,其中该构装结 构更包含一印刷电路板,其中该印刷电路板具有至 少一输出/输入接点。 3.如申请专利范围第2项所述之结构,其中该构装结 构更包含一第二导电连接结构,位于该至少一输出 /输入接点和该至少一驱动电路中。 4.如申请专利范围第3项所述之结构,其中该第二导 电连接结构系以打线连接之方式形成。 5.如申请专利范围第1项所述之结构,其中该构装结 构更包含一绝缘层位于该基板、该发光二极体阵 列和该驱动电路阵列上。 6.如申请专利范围第5项所述之结构,其中该第一导 电连接结构系以微影制程方法形成。 7.如申请专利范围第6项所述之结构,其中该微影制 程方法至少包括: 图案化该绝缘层; 形成一导体材料于该绝缘层上;以及 图案化该导体材料。 8.如申请专利范围第7项所述之结构,其中该导体材 料为金或铝等导体。 9.如申请专利范围第1项所述之结构,其中该发光二 极体阵列具有对称排列之发光二极体晶粒、该驱 动电路阵列亦具有对称排列之晶粒。 10.如申请专利范围第9项所述之结构,其中当进行 切割时,系分别沿着该发光二极体阵列之中线,和 该驱动电路阵列之中线。 11.如申请专利范围第1项所述之结构,其中该发光 二极体阵列具有对称排列之接脚、该驱动电路阵 列具有对称排列之晶粒。以两侧驱动电路阵列一 起驱动该发光二极体阵列。 12.如申请专利范围第11项所述之结构,其中当进行 切割时,系沿着该驱动电路阵列之中线。 13.如申请专利范围第1项所述之结构,其中该发光 二极体阵列具有对称排列之接脚、该驱动电路阵 列具单边排列之接脚。以两侧驱动电路阵列一起 驱动该发光二极体阵列。 14.如申请专利范围第13项所述之结构,其中当进行 切割时,系沿着该驱动电路阵列间之基板中线。 15.如申请专利范围第1项所述之结构,其中该发光 二极体阵列具单边排列之接脚与发光二极体晶粒 、该驱动电路阵列具单边排列之接脚。 16.如申请专利范围第15项所述之结构,其中当进行 切割时,系沿着该驱动电路阵列与发光二极体阵列 间之基板中线。 17.一种发光二极体之构装结构,用于一印表机头上 ,该结构至少包含: 一基板,其中该基板上具有多个沟渠; 至少一发光二极体阵列,位于相对应之沟渠中; 至少一驱动电路,位于相对应之沟渠中; 一第一导电连接结构,位于该至少一发光二极体阵 列和该至少一驱动电路中; 一印刷电路板,具有至少一输出/输入接脚,其中该 基板位于该印刷电路板上;以及 一第二导电连接结构,位于该至少一输出/输入接 脚和该至少一驱动电路中。 18.如申请专利范围第17项所述之结构,其中该第二 导电连接结构系以打线连接之方式形成。 19.如申请专利范围第17项所述之结构,其中该构装 结构更包含一绝缘层位于该基板、该发光二极体 阵列和该驱动电路上。 20.如申请专利范围第19项所述之结构,其中该第一 导电连接结构系以微影制程方法形成。 21.如申请专利范围第20项所述之结构,其中该微影 制程方法至少包括: 图案化该绝缘层; 形成一导体材料于该绝缘层上;以及 图案化该导体材料。 22.如申请专利范围第21项所述之结构,其中该导体 材料为金或铝。 23.如申请专利范围第17项所述之结构,其中该发光 二极体阵列具有对称排列之发光二极体晶粒、该 驱动电路阵列亦具有对称排列之晶粒。 24.如申请专利范围第23项所述之结构,其中当进行 切割时,系分别沿着该发光二极体阵列之中线,和 该驱动电路阵列之中线。 25.如申请专利范围第17项所述之结构,其中该发光 二极体阵列具有对称排列之接脚、该驱动电路阵 列具有对称排列之晶粒。以两侧驱动电路阵列一 起驱动该发光二极体阵列。 26.如申请专利范围第25项所述之结构,其中当进行 切割时,系沿着该驱动电路阵列之中线。 27.如申请专利范围第17项所述之结构,其中该发光 二极体阵列具有对称排列之接脚、该驱动电路阵 列具单边排列之接脚。以两侧驱动电路阵列一起 驱动该发光二极体阵列。 28.如申请专利范围第27项所述之结构,其中当进行 切割时,系沿着该驱动电路阵列间之基板中线。 29.如申请专利范围第17项所述之结构,其中该发光 二极体阵列具单边排列之接脚与发光二极体晶粒 、该驱动电路阵列具单边排列之接脚。 30.如申请专利范围第29项所述之结构,其中当进行 切割时,系沿着该驱动电路阵列与发光二极体阵列 间之基板中线。 31.一种发光二极体之构装方法,该方法至少包含: 形成多个沟渠结构于一基板上; 放置至少一发光二极体阵列于相对应之沟渠中; 放置至少一驱动电路于相对应之沟渠中; 形成一第一导电连接结构于该至少一发光二极体 阵列和该至少一驱动电路中; 切割该基板以形成多个构装单元; 黏附该些构装单元于一印刷电路板上,其中该印刷 电路板具有至少一输出/输入接点;以及 形成一第二导电连接结构于该至少一输出/输入接 点和该些构装单元间。 32.如申请专利范围第31项所述之方法,其中该第二 导电连接结构系以打线连接之方式形成。 33.如申请专利范围第32项所述之方法,其中该方法 更包含形成一绝缘层于该基板、该发光二极体阵 列和该驱动电路上。 34.如申请专利范围第33项所述之方法,其中形成一 第一导电连接结构更包含: 图案化该绝缘层; 形成一导体材料于该绝缘层上;以及 图案化该导体材料。 35.如申请专利范围第34项所述之方法,其中该导体 材料为金或铝等导体。 36.如申请专利范围第31项所述之方法,其中每一该 些构装单元至少包括一驱动电路阵列和一发光二 极体阵列。 37.如申请专利范围第31项所述之方法,其中每一该 些构装单元至少包括二驱动电路阵列和一发光二 极体阵列。 38.如申请专利范围第36项所述之方法,其中该发光 二极体阵列具有对称排列之发光二极体晶粒、该 驱动电路阵列亦具有对称排列之晶粒。 39.如申请专利范围第38项所述之方法,其中当进行 切割时,系分别沿着该发光二极体阵列之中线,和 该驱动电路阵列之中线。 40.如申请专利范围第36项所述之方法,其中该发光 二极体阵列具单边排列之接脚与发光二极体晶粒 、该驱动电路阵列具单边排列之接脚。 41.如申请专利范围第40项所述之方法,其中当进行 切割时,系沿着该驱动电路阵列与发光二极体阵列 间之基板中线。 42.如申请专利范围第37项所述之方法,其中该发光 二极体阵列具有对称排列之接脚、该驱动电路阵 列具有对称排列之晶粒。以两侧驱动电路阵列一 起驱动该发光二极体阵列。 43.如申请专利范围第42项所述之方法,其中当进行 切割时,系沿着该驱动电路阵列之中线。 44.如申请专利范围第37项所述之方法,其中该发光 二极体阵列具有对称排列之接脚、该驱动电路阵 列具单边排列之接脚。以两侧驱动电路阵列一起 驱动该发光二极体阵列。 45.如申请专利范围第44项所述之方法,其中当进行 切割时,系沿着该驱动电路阵列间之基板中线。 图式简单说明: 第1图所示为一传统印表机之概略示意图; 第2图所示为一传统印表机头之构装方法; 第3a图所示为沟渠结构于基板上之概略示意图; 第3b图所示为第3a图AA线之剖面结构示意图; 第4a图所示为将发光二极体阵列与驱动电路阵列 置于基板之一实施例; 第4b图所示为将发光二极体阵列与驱动电路置于 基板上之另一实施例; 第4c图所示为将发光二极体阵列与驱动电路阵列 置于基板上沟渠结构之示意图; 第5a、6a、7a、8a、10a图所示为基板、发光二极体 阵列和驱动积体电路阵列之表面上,沈积一层绝缘 层之示意图; 第5b、6b、7b、8b、10b图所示为将绝缘层蚀刻,以形 成接触窗开口,来暴露出发光二极体阵列和驱动积 体电路阵列之接脚之示意图; 第5c、6c、7c、8c、10c图所示为利用微影制程方法, 进行发光二极体阵列接脚和驱动积体电路阵列接 脚间之导线连接示意图; 第5d、6d、7d、8d、10d图所示为发光二极体阵列与 驱动积体电路阵列放置于晶圆上之概略图; 第5e、6e、7e、8e、10e图所示分别为第5d、6d、7d、8d 图区域308之放大概略图示; 第5f、6f、7f、8f、10f图所示分别为第5e、6e、7e、8e 图AA线之剖面结构示意图; 第9a图所示为另一种沟渠结构于基板上之概略示 意图; 第9b图所示为第9a图AA线之剖面结构示意图; 第9c图所示为将发光二极体阵列与驱动电路阵列 置于基板上沟渠结构之示意图; 第11a~11e图所示分别为根据本发明之五个较佳实施 例完成之印表机头概略示意图。 |
