| 主权项 |
1.一种中间晶片,系为取得半导体晶片间之电性连 接的中间晶片,其特征系具备 具有第1之面和第2之面的基板, 和于该基板之上述第1之面侧,突出之贯通电极, 和于上述基板之第2之面侧,于平视状态下,配置于 和上述贯通电极不同位置的接线电极, 和配置于上述基板中或上述基板上,导通上述贯通 电极和上述接线电极之配线部。 2.如申请专利范围第1项所记载之中间晶片,其中, 上述基板系由矽所构成者。 3.如申请专利范围第1项所记载之中间晶片,其中, 由上述贯通电极和上述接线电极和导通此等之上 述配线部所构成的组,系复数形成者。 4.如申请专利范围第3项所记载之中间晶片,其中, 不同之组之上述配线部,系于平视状态为交叉者。 5.如申请专利范围第1项所记载之中间晶片,其中, 于上述配线部之1个,系导通复数上述贯通电极者 。 6.如申请专利范围第1项所记载之中间晶片,其中, 于上述配线部之1个,系复数导通上述接线电极者 。 7.如申请专利范围第1项所记载之中间晶片,其中, 上述贯通电极、上述接线电极、以及上述配线部 之中最少一个,系由铜所构成者。 8.一种半导体装置,其特征系由具有第1之贯通电极 的第1之半导体晶片;和具有于平视状态下,配置于 与上述第1之贯通电极不同位置之第2之贯通电极 的第2之半导体晶片;和配置于与第3之贯通电极以 及上述第3之贯通电极不同位置的接线电极;和具 有将此等相互连接之配线部的中间晶片,所构成, 上述中间晶片之一方之面,系连接上述第3之贯通 电极,和上述第1之半导体晶片的上述贯通电极, 上述中间晶片之另一方之面,系将自上述第3之贯 通电极,藉由上述配线部所连接之上述接线电极; 和上述第2之半导体晶片的上述第2之贯通电极,加 以连接者。 9.如申请专利范围第8项所记载之半导体装置,其中 ,上述中间晶片系复数层积,而各自之晶片之特定 电极群系互相导通者。 10.如申请专利范围第8项所记载之半导体装置,其 中,上述第1之半导体晶片和上述第2之半导体晶片, 系不同种之晶片者。 11.如申请专利范围第8项所记载之半导体装置,其 中,上述中间晶片,系和上述第1之半导体晶片以及 上述第2之半导体晶片之任一个,约略相同厚度者 。 12.一种电路基板,其特征系安装有如申请专利范围 第8项所记载之半导体装置。 13.一种电子机器,其特征系具有如申请专利范围第 8项所记载之半导体装置。 14.如申请专利范围第8项所记载之中间晶片模组, 其中,上述中间晶片,系和上述第1之半导体晶片以 及上述第2之半导体晶片之任一个之间,设有中间 层者。 15.如申请专利范围第14项所记载之中间晶片模组, 其中,作为上述中间层,至少包含由绝缘膜构成之 层者。 16.如申请专利范围第8项所记载之中间晶片模组, 其中,上述中间晶片系包含被动元件者。 17.如申请专利范围第16项所记载之中间晶片模组, 其中,上述被动元件,系设置于上述中间晶片之表 背面之中最少一方的面者。 18.如申请专利范围第16项所记载之中间晶片模组, 其中,相互不同种类之复数之被动元件,系设置于 上述中间晶片者。 19.一种半导体装置,其特征系具备:将可电性连接 复数之晶片之间的中间晶片,和半导体晶片,接合 而一体化的中间晶片模组,复数层积之层积体。 20.如申请专利范围第19项所记载之半导体装置,其 中,系层积相互同种之上述中间晶片模组者。 21.如申请专利范围第19项所记载之半导体装置,其 中,系层积相互不同种之上述中间晶片模组者。 22.一种电路基板,其特征系安装有如申请专利范围 第19项所记载之半导体装置。 23.一种电子机器,其特征系具有如申请专利范围第 19项所记载之半导体装置。 24.如申请专利范围第1项所记载之中间晶片,其中, 上述贯通电极,系亦于上述基板之上述第2之面侧 突出者。 图式简单说明: 第1图,系表示关于本发明之第1形态之中间晶片的 第1之实施方式之图。 第2A、B图,系表示中间晶片之第2之实施方式的图 。 第3图,系表示关于本发明之第1形态之一例的图。 第4图,系表示关于本发明之第1形态之其他例的图 。 第5图,系表示关于本发明之第1形态之其他例的图 。 第6A~J图,系表示半导体晶片之贯通电极以及接线 电极之制造方法之一例的模式图。 第7A~H图,系表示中间晶片之贯通电极以及接线电 极之制造方法之一例的模式图。 第8图,系本发明之第1形态之电路基板之一种实施 方式的概略构成图。 第9图,系本发明之第1形态之电子机器之一种实施 方式的概略构成图。 第l0A~C图,系表示关于本发明之第2形态之半导体晶 片,其制造工程之一例的模式图。 第11A~E图,系表示关于本发明之第2形态之中间晶片 ,其制造工程之一例的模式图。 第12A~D图,系表示关于本发明之第2形态之中间晶片 模组,其制造工程之一例的模式图。 第13A、B图,系表示关于本发明之第2形态之晶片层 积工程之一例的模式图。 第14A、B图,系表示关于本发明之第2形态之中间晶 片模组,其制造工程之其他例的模式图。 第15A~D图,系表示关于本发明之第2形态之中间晶片 模组,其他之实施方式之模式图。 第16A~C图,系表示关于本发明之第2形态之中间晶片 模组,其他之实施方式之模式图。 |
