| 主权项 |
1.一种经由一信号传输线于电路块之间传输数位 信号之信号传输系统, 其中该等电路块之每一电路块皆基本包括一功能 电路、一独立于该功能电路形成之接收/发送电路 、及一形成于该接收/发送电路之接收端与发送端 之间的阻抗匹配传输线; 一差动线以接地件作为参考点,该差动线自一差动 输出驱动器引出,并由相对于该电路块中的接地件 对称布置之差动信号线构成, 仅有未以该接地件为参考点之差动线对直接延伸 自相对于该信号传输线中的接地件对称布置之该 等差动信号线。 2.如请求项1之系统,其中包含于该等接收/发送电 路的每一接收/发送电路中之该驱动器及/或接收 器皆在其同一导电区域中形成有一ESD保护电路,该 ESD保护电路具有分别用于每一差动信号线之一上 拉保护电路及下拉保护电路,并以一互补方式驱动 一ESD保护电晶体。 3.如请求项1或2之系统,其中该信号传输线具有一 多芯电缆结构,在该多芯电缆结构中,毗邻差动线 对或单端线对之铺设方式使其产生之电场向量并 排或直列分布。 4.如请求项1或2之系统,其中该含有一电源/接地传 输线对的接收/发送电路具有接收电路及发送电路 中至少之一埋置入一连接器中,以便自一基板提供 电源,该接收电路及发送电路二者皆包含于该接收 /发送电路中。 5.如请求项1之系统,其中: 该接收/发送电路包括一驱动器,该驱动器具有一 用于输出数位信号之差动反相器结构; 该接收/发送电路延伸至一主电源电路或邻近的旁 路电容器,并具有一DC绝缘结构,在该DC绝缘结构中, 该驱动器经由一具有低特性阻抗之电源/接地线对 供电,并能够驱动该信号传输线与该驱动器之一导 通电阻器的特性阻抗之和,且至少在紧接该驱动器 之后或在该接收端处插入有一方向性耦合器或电 容器;及 倘若藉由一传输线(若有)来进一步延伸该接收/发 送电路,则一经由沿该方向性耦合器或电容器之传 播方向端接之信号传输线传输的数位信号会被一 具有一Vth之差动接收器接收到,其中该Vth等于一恰 好处于该方向性耦合器或电容器之后或之前的到 达信号之位准。 6.如请求项1之系统,其中一欲与该差动驱动器或接 收器配对之电晶体设置于同一井中,且该电晶体具 有一未连接至该基板接地件之浮动结构,所有前述 传输线皆由一金属制成。 7.如请求项1之系统,其中双向设置有一组如下构件 :一电源/接地线对、驱动器、信号传输线及一接 收器。 8.如请求项1或2之系统,其中该线对之两端皆系一 浮动开路端,且甚至紧位于驱动器晶片之后及紧位 于接收器晶片之前或之后的该方向性耦合器或电 容器的一接地导线亦未直接接地。 9.如请求项5之系统,其中该方向性耦合器或电容器 的一能量通过侧线路具有一插入于其发送尾端处 的防多次反射的终端电阻器。 10.如请求项1之系统,其中一电极在一用于经由该 信号传输线接收数位信号的接收器之端部处插入 于该等差动线对之间,并将该电极处的电位视为一 参考电压。 11.如请求项1之系统,其中: 倘若该等电路块之一中用于经由该信号传输线传 输数位信号之该接收/发送电路无电源,则电源/接 地传输线对并排铺设;及 该电源/接地传输线对之特性阻抗等于或小于复数 条欲驱动之信号传输线的并联阻抗。 12.一种经由一信号传输线于电路块之间传输数位 信号之信号传输系统, 该等电路块中之每一电路块皆基本包括一功能电 路、一独立于该功能电路形成之接收/发送电路、 及一形成于该接收/发送电路之接收端与发送端之 间的阻抗匹配传输线;及 该等接收/发送电路中之每一接收/发送电路皆包 括一驱动器及/或接收器,该驱动器及/或接收器在 其同一导电区域中形成有一ESD保护电路,该ESD保护 电路具有分别用于每一差动信号线之一上拉保护 电路及下拉保护电路,并以一互补方式驱动一ESD保 护电晶体。 13.如请求项12之系统,其中该信号传输线具有一多 芯电缆结构,在该多芯电缆结构中,毗邻差动线对 或单端线对之铺设方式使其产生之电场向量并排 或直列分布。 14.如请求项12之系统,其中该含有一电源/接地传输 线对的接收/发送电路具有接收电路及发送电路中 至少之一埋置入一连接器中,以便自一基板提供电 源,其中该接收电路及发送电路二者皆包含于该接 收/发送电路中。 15.如请求项12之系统,其中: 该接收/发送电路包括一驱动器,该驱动器具有一 用于输出数位信号之差动反相器结构; 该接收/发送电路延伸至一主电源电路或邻近的旁 路电容器,并具有一DC绝缘结构,在该DC绝缘结构中, 该驱动器经由一具有低特性阻抗之电源/接地线对 供电,并能够驱动该信号传输线与该驱动器之一导 通电阻器的特性阻抗之和,且至少在紧接该驱动器 之后或在该接收端处插入有一方向性耦合器或电 容器;及 倘若藉由一传输线(若有)来进一步延伸该接收/发 送电路,则一经由沿该方向性耦合器或电容器之传 播方向端接之信号传输线传输的数位信号会被一 具有一Vth之差动接收器接收到,其中该Vth等于一恰 好处于该方向性耦合器或电容器之后或之前的到 达信号之位准。 16.如请求项12之系统,其中一欲与该差动驱动器或 接收器配对之电晶体设置于同一井中,且该电晶体 具有一未连接至该基板接地件之浮动结构,所有前 述传输线皆系由一金属制成。 17.如请求项12之系统,其中双向设置有一组如下构 件:一电源/接地线对、驱动器、信号传输线及一 接收器。 18.如请求项12之系统,其中该线对之两端系一浮动 开路端,且甚至紧位于驱动器晶片之后及紧位于接 收器晶片之前或之后的该方向性耦合器或电容器 的一接地导线亦未直接接地。 19.如请求项15之系统,其中该方向性耦合器或电容 器的一能量通过侧线路具有一插入于其发送尾端 处的防多次反射的终端电阻器。 20.如请求项12之系统,其中: 倘若该等电路块之一中用于经由该信号传输线传 输数位信号之该接收/发送电路无电源,则电源/接 地传输线对并排铺设;及 该电源/接地传输线对之特性阻抗等于或小于复数 个欲驱动之信号传输线的并联阻抗。 21.一种经由一信号传输线于电路块之间传输数位 信号之信号传输系统, 该等电路块中之每一个电路块皆基本包括一功能 电路、一独立于该功能电路形成之接收/发送电路 、及一形成于该接收/发送电路之接收端与发送端 之间的阻抗匹配传输线;及 该信号传输线具有一多芯电缆结构,在该多芯电缆 结构中,毗邻差动线对或单端线对之铺设方式使其 产生之电场向量并排或直列分布。 22.如请求项21之系统,其中该含有一电源/接地传输 线对的接收/发送电路具有接收电路及发送电路中 至少之一埋置入一连接器中,以便自一基板提供电 源,其中该接收电路及发送电路二者皆包含于该接 收/发送电路中。 23.如请求项21之系统,其中: 该接收/发送电路包括一驱动器,该驱动器具有一 用于输出数位信号之差动反相器结构; 该接收/发送电路延伸至一主电源电路或邻近的旁 路电容器,并具有一DC绝缘结构,在该DC绝缘结构中, 该驱动器经由一具有低特性阻抗之电源/接地线对 供电,并能够驱动该信号传输线与该驱动器之一导 通电阻器的特性阻抗之和,且至少在紧接该驱动器 之后或在该接收端处插入有一方向性耦合器或电 容器;及 倘若藉由一传输线(若有)来进一步延伸该接收/发 送电路,则一经由沿该方向性耦合器或电容器之传 播方向端接之信号传输线传输的数位信号会被一 具有一Vth之差动接收器接收到,其中该Vth等于一恰 好处于该方向性耦合器或电容器之后或之前的到 达信号之位准。 24.如请求项21之系统,其中一欲与该差动驱动器或 接收器配对之电晶体设置于同一井中,且该电晶体 具有一未连接至该基板接地件之浮动结构,所有前 述传输线皆系由一金属制成。 25.如请求项21之系统,其中双向设置有一组如下构 件:一电源/接地线对、驱动器、信号传输线及一 接收器。 26.如请求项21之系统,其中该线对之两端系一浮动 开路端,且甚至紧位于驱动器晶片之后及紧位于接 收器晶片之前或之后的该方向性耦合器或电容器 的一接地导线亦未直接接地。 27.如请求项23之系统,其中该方向性耦合器或电容 器的一能量通过侧线路具有一插入于其发送尾端 处的防多次反射的终端电阻器。 28.如请求项21之系统,其中: 倘若该等电路块之一中用于经由该信号传输线传 输数位信号之该接收/发送电路无电源,则电源/接 地传输线对并排铺设;及 该电源/接地传输线对之特性阻抗等于或小于复数 个欲驱动之信号传输线的并联阻抗。 29.一种用于在电路块之间提供一连接之信号传输 线,其中该等电路块中之每一电路块皆包括一功能 电路、一独立于该功能电路形成之接收/发送电路 、及一铺设于该接收/发送电路之接收端与发送端 之间用于在该等电路块之间传输数位信号的阻抗 匹配传输线, 该信号传输线具有一多芯电缆结构,在该多芯电缆 结构中,各毗邻差动线对或单端线对之铺设方式使 其产生之电场向量并排或直列分布。 图式简单说明: 图1阐释一脉冲波形之分解(傅立叶级数); 图2展示一传统的单端数位信号传输电路之构造实 例; 图3展示一传统的CML型差动电路之构造实例; 图4展示一传统的LVDS型差动电路之构造实例; 图5系一本发明之电路块间传输系统之构造之方块 图; 图6系一电路块之方块图,其中该电路块用作一交 换电路,该交换电路包含一驱动器及接收器; 图7以电路图形式展示一在发送端处具有单一耦合 器之信号传输系统之构造实例; 图8以电路图形式展示一在发送端处具有一电容性 耦合之信号传输系统之构造实例; 图9以电路图形式展示一具有一终端电阻型双耦合 器之信号传输系统之构造实例; 图10以电路图形式展示一使用一优质、高速传输 线的图9所示信号传输系统之实例; 图11以电路图形式展示一LVDS型差动电路之构造实 例; 图12阐释信号传输线之能量传递机理; 图13展示方向性耦合器之结构,其中图13A系一1型方 向性耦合器之透视图,图13B系一2型方向性耦合器 之透视图,图13C系一整合有1型及2型方向性耦合器 之特点的方向性耦合器之平面图; 图14展示若干表示使用1型方向性耦合器实施模拟 所得结果的特性曲线,其中图14A展示模拟一参数S21 之频率响应之结果,图14B展示模拟一参数S11之频率 响应之结果,其中参数S21表示一传输系数,参数S11 表示一反射系数; 图15展示若干表示使用2型方向性耦合器实施模拟 所得结果的特性曲线,其中图15A展示模拟一参数S21 之频率响应之结果,图15B展示模拟一参数S11之频率 响应之结果,其中参数S21表示一传输系数,参数S11 表示一反射系数; 图16系展示将一脉冲波输入至2型方向性耦合器所 产生结果之波形图,该2型方向性耦合器设置有一2 pF之元件及一1M之元件,该等元件等效于并联连 接至埠2的接收器电晶体之负载,其中图16A展示一 输入脉冲之波形,图16B展示对应于该输入脉冲的来 自埠2之输出电压之波形,图16C展示对应于该输入 脉冲的来自埠2之输出电流之波形; 图17展示一当假定在一本发明实施例中信号传输 线加载时绘制出的传输信号波形之模型; 图18展示一作为图8所示信号传输系统中所用电容 性耦合器之实例的电容性耦合线之模型,其中图18A 展示一输入脉冲之波形,图18B系该电容性耦合器中 埠1侧结构的比例放大透视图,图18C系该电容性耦 合器中埠2侧结构的比例放大透视图; 图19所示特性曲线展示使用图18中之电容性耦合线 模型实施信号波形模拟之结果,在该模型中使用一 电容为0.1F之晶片电容器,其中图19A展示一参数S, 图19B展示一脉冲波之传输; 图20所示特性曲线展示使用图18中之电容性耦合线 模型实施信号波形模拟之结果,该模型中所用晶片 电容器之电容不同于图19模型中所用晶片电容器 之电容,其中图20A展示当晶片电容器之电容为10 pF 时的信号波形模拟结果,图20B展示当晶片电容器之 电容为100 pF时的信号波形模拟结果; 图21所示特性曲线展示使用tan等于0.015的传输线 之模拟结果,其中图21A展示一参数S,图21B展示一脉 冲波之传输; 图22系一双绞线之透视图; 图23所示特性曲线展示使用图22所示双绞线的模拟 结果,其中图23A展示在不同介电损耗角tan下的参 数S21,图23B展示在不同介电损耗角tan下的参数S41 ,图23C展示在不同介电损耗角tan下的参数S61; 图24展示传输线之构造实例之透视图,其中图24A展 示一共面线对,图24B展示一保护共面线,图24C展示 一堆叠线对,图24D展示一堆叠的保护线对; 图25展示一用于图7所示信号传输系统中的驱动器 之平面图; 图26展示图25所示驱动器之剖面结构之实例; 图27示意性展示其中将各导线以网格形式排成阵 列以便观测毗邻导线对之间的串扰的构造实例,其 中图27A展示一下段竖直布线之实例,图27B展示一下 段正交布线之实例; 图28系一用于观测毗邻导线对之间的串扰的高频 脉冲之波形图; 图29所示特性曲线展示当输入一具有图28所示波形 之高频脉冲时毗邻导线对之间串扰的量测结果,其 中图29A展示由图27A所示竖直布线得到的特性曲线, 图29B展示由图27B所示正交布线得到的特性曲线; 图30展示圆形截面电场之分布,以解释毗邻导线对 之间产生串扰之原因,其中图30A展示一正交于毗邻 导线对阵列(在一用于产生平行场的毗邻导线对阵 列中)之电场,图30B展示一沿毗邻导线对阵列之方 向分布的电场; 图31展示用于减小串扰之导线对阵列之构造实例, 其中图31A展示一基本的导线对阵列,图31B展示一用 于产生正交场的导线对阵列,图31C展示一用于产生 平行场的导线对阵列,图31D展示一用于产生正交场 的导线对阵列,图31E展示一用于产生多段正交场的 导线对阵列,图31F展示一用于产生方形正交场的导 线对阵列; 图32系一连接器之示意性分解图; 图33系图32所示连接器中一介电基板之透视图,其 中该介电基板具有一连接有双绞线之堆叠线对; 图34展示一差动传输线与堆叠线对之间的连接,其 中图34A展示以接地导线为参考点之差动传输线,图 34B展示一在其自身与一差动信号线之间插入一接 地导线之线路; 图35展示一无接地导线之堆叠线对与一以接地导 线为参考点之差动传输线之间的连接; 图36以透视图形式展示一贯穿一扁平接地导线而 形成的通孔之构造实例,其中图36A展示整个扁平接 地导线,图36B以放大的比例来展示该通孔及其附近 的部分; 图37展示对参数S21之频率响应的模拟结果,其中参 数S21表示通孔之传输系数; 图38展示驱动器与接收器之间的连接,其间设置有 一未以接地导线为参考点的堆叠传输线对; 图39展示驱动器与接收器之间的连接,其间设置有 一单端传输线; 图40以电路图形式展示一ESD保护电路之构造实例; 及 图41展示一构成图40所示ESD保护电路之半导体积体 电路之剖面。 |
