| 摘要 |
本发明中使进行扫描测试时所添加的电路减少，电路面积因此亦缩小。一种半导体装置1的测试方法，此半导体装置1具有测试对象电路2和非测试对象电路3以及多个保持电路FF，其中各保持电路FF以时脉为基准以进行资料的取入和保持。该半导体装置1包含：多个第1扫描链5A，其串连地连接着该测试对象电路2内的保持电路FF；以及多个第2扫描链5B，其串连地连接着该非测试对象电路3内的保持电路FF。本测试方法包含：一施加过程，其将各测试资料施加至第1和第2扫描链5A、5B；以及一输入过程，其将该时脉输入至第1扫描链5A中，另一方面使该时脉未输入至第2扫描链5B中。 |
