| 主权项 |
1.一种基板,包括: 一介电层,具有相对应之一第一表面以及一第二表 面;以及 至少一导电块,配置于该介电层内,该导电块包括 一第一凸块、一第二凸块以及一金属层,且该金属 层系配置于该第一凸块与该第二凸块之间。 2.如申请专利范围第1项所述之基板,更包括一第一 导电层及一第二导电层分别配置于该介电层之该 第一及第二表面上,其中该第一凸块连接该第一导 电层,而该第二凸块连接该第二导电层。 3.如申请专利范围第2项所述之基板,其中该第一及 第二导电层系为一图案化之线路层。 4.如申请专利范围第3项所述之基板,更包括一第一 焊罩层,配置于该第一导电层上,并暴露出至少部 分该第一导电层。 5.如申请专利范围第4项所述之基板,更包括一第一 抗氧化层,配置于该第一焊罩层所暴露之至少部分 该第一导电层上。 6.如申请专利范围第5项所述之基板,其中该第一抗 氧化层包括一镍/金层。 7.如申请专利范围第3项所述之基板,更包括一第二 焊罩层,配置于该第二导电层上,并暴露出至少部 分该第二导电层。 8.如申请专利范围第7项所述之基板,更包括一第二 抗氧化层,配置于该第二焊罩层所暴露之至少部分 该第二导电层上。 9.如申请专利范围第8项所述之基板,其中该第二抗 氧化层包括一镍/金层。 10.如申请专利范围第1项所述之基板,其中该第一 凸块之材质包括铜。 11.如申请专利范围第1项所述之基板,其中该第二 凸块之材质包括铜。 12.如申请专利范围第1项所述之基板,其中该金属 层之材质包括镍。 13.一种基板,包括: 一叠合层,具有相对应之一第一表面以及一第二表 面,且该叠合层包括: 多数个介电层; 至少一导电层,配置于相连两介电层之间; 一第一表层线路,配置于该第一表面; 一第二表层线路,配置于该第二表面; 多数个导电块,配置于该些介电层内,用以导通该 第一表层线路、该导电层与该第二表层线路,其中 各该导电块包括: 一第一凸块; 一第二凸块;以及 一金属层,配置于该第一凸块与该第二凸块之间。 14.如申请专利范围第13项所述之基板,更包括一第 一焊罩层,配置于该第一表层线路上,并暴露出至 少部分该第一表层线路。 15.如申请专利范围第14项所述之基板,更包括一第 一抗氧化层,配置于该第一焊罩层所暴露之至少部 分该第一表层线路上。 16.如申请专利范围第15项所述之基板,其中该第一 抗氧化层包括一镍/金层。 17.如申请专利范围第13项所述之基板,更包括一第 二焊罩层,配置于该第二表层线路上,并暴露出至 少部分该第二表层线路。 18.如申请专利范围第17项所述之基板,更包括一第 二抗氧化层,配置于该第二焊罩层所暴露之至少部 分该第二表层线路上。 19.如申请专利范围第18项所述之基板,其中该第二 抗氧化层包括一镍/金层。 20.如申请专利范围第13项所述之基板,其中该第一 凸块之材质包括铜。 21.如申请专利范围第13项所述之基板,其中该第二 凸块之材质包括铜。 22.如申请专利范围第13项所述之基板,其中该金属 层之材质包括镍。 23.一种基板的制作方法,包括: 提供一复合导电层,其中该复合导电层包括多数个 金属层; 图案化该复合导电层一外侧之至少一金属层,以形 成多数个第一凸块; 于该些第一凸块间形成一第一介电层,且该第一介 电层暴露出该些第一凸块之顶面; 图案化该复合导电层之另一外侧,以形成对应于该 些第一凸块的多数个第二凸块;以及 于该第一介电层上形成一第二介电层,且该第二介 电层暴露该第二凸块之顶面。 24.如申请专利范围第23项所述之基板的制作方法, 其中该复合导电层包括: 一第一外层金属层; 一第二外层金属层;以及 一中间金属层,配置于该第一外层金属层与该第二 外层金层之间。 25.如申请专利范围第24项所述之基板的制作方法, 其中在图案化该复合导电层外侧之至少一金属层 时,系图案化该第一外层金属层,而在图案化该复 合导电层之另一外侧时,系图案化该第二外层金属 层与该中间金属层。 26.如申请专利范围第24项所述之基板的制作方法, 其中在图案化该复合导电层外侧之至少一金属层, 系图案化该第一外层金属层与该中间金属层,而在 图案化该复合导电层之另一外侧时,系图案化该第 二外层金属层。 27.如申请专利范围第23项所述之基板的制作方法, 其中在形成该第一介电层之后,更包括固化该第一 介电层。 28.如申请专利范围第23项所述之基板的制作方法, 其中在形成该第二介电层之后,更包括固化该第二 介电层。 29.如申请专利范围第23项所述之基板的制作方法, 其中在形成该第二介电层之后,更包括: 在该第一介电层与该第二介电层之外侧表面上分 别形成一第一表层线路与一第二表层线路; 在该第一介电层与该第二介电层上分别形成一第 一焊罩层与一第二焊罩层,其中该第一焊罩层暴露 出至少部分该第一表层线路,而该第二焊罩层暴露 出至少部分该第二表层线路;以及 在该第一焊罩层所暴露之至少部分该第一表层线 路上形成一第一抗氧化层,并且在该第二焊罩层所 暴露之至少部分该第二表层线路上形成一第二抗 氧化层。 30.如申请专利范围第29项所述之基板的制作方法, 其中形成该第一抗氧化层与该第二抗氧化层的方 法包括分别在该第一焊罩层所暴露之至少部分该 第一表层线路以及该第二焊罩层所暴露之至少部 分该第二表层线路上电镀一镍/金层。 31.如申请专利范围第23项所述之基板的制作方法, 其中在形成该第二介电层之后,更包括: 在该第一介电层与该第二介电层上分别形成一第 一导电层与一第二导电层; 在该第一导电层与该第二导电层上分别形成图案 化之一第一抗氧化层与图案化之一第二抗氧化层; 图案化该第一导电层与该第二导电层,以形成一第 一表层线路与一第二表层线路;以及 在该第一介电层与该第二介电层上分别形成一第 一焊罩层与一第二焊罩层,其中该第一焊罩层覆盖 该第一表层线路,并暴露出该第一抗氧化层,而该 第二焊罩层覆盖该第二表层线路,并暴露出该第二 抗氧化层。 32.如申请专利范围第31项所述之基板的制作方法, 其中形成该第一抗氧化层与该第二抗氧化层的方 法包括: 分别在该第一导电层与该第二导电层上电镀一镍/ 金层;以及 图案化该些镍/金层。 33.一种基板的制作方法,包括: 提供一复合导电层,其中该复合导电层包括多数个 金属层; 图案化该复合导电层一外侧之至少一金属层,以形 成多数个第一凸块; 于该些第一凸块之间形成一第一介电层,且该第一 介电层暴露出该些第一凸块之顶面; 图案化该复合导电层之另一外侧,以形成对应于该 些第一凸块的多数个第二凸块; 于该第一介电层上形成一第二介电层,且该第二介 电层暴露该些第二凸块之顶面,以形成一叠合基板 ; 重复上述步骤,以形成至少另一叠合基板; 于任两相邻之叠合基板之间形成一图案化线路,并 且在最外侧之两叠合基板的外侧表面上分别形成 一第一导电层与一第二导电层;以及 压合该些叠合基板。 34.如申请专利范围第33项所述之基板的制作方法, 更包括: 图案化该第一导电层与该第二导电层,以在最外侧 之两叠合基板的外侧表面上分别形成一第一表层 线路与一第二表层线路; 在最外侧之两叠合基板的外侧表面上分别形成一 第一焊罩层与一第二焊罩层,其中该第一焊罩层暴 露出至少部分该第一表层线路,而该第二焊罩层暴 露出至少部分该第二表层线路;以及 在该第一焊罩层所暴露之至少部分该第一表层线 路上形成一第一抗氧化层,并且在该第二焊罩层所 暴露之至少部分该第二表层线路上形成一第二抗 氧化层。 35.如申请专利范围第34项所述之基板的制作方法, 其中形成该第一抗氧化层与该第二抗氧化层的方 法包括分别在该第一焊罩层所暴露之至少部分该 第一表层线路以及该第二焊罩层所暴露之至少部 分该第二表层线路上电镀一镍/金层。 36.如申请专利范围第33项所述之基板的制作方法, 更包括: 在该第一导电层与该第二导电层上分别形成图案 化之一第一抗氧化层与图案化之一第二抗氧化层; 图案化该第一导电层与该第二导电层,以在最外侧 之两叠合基板的外侧表面上分别分别形成一第一 表层线路与一第二表层线路;以及 在最外侧之两叠合基板的表面分别形成一第一焊 罩层与一第二焊罩层,其中该第一焊罩层覆盖该第 一表层线路,并暴露出该第一抗氧化层,而该第二 焊罩层覆盖该第二表层线路,并暴露出该第二抗氧 化层。 37.如申请专利范围第36项所述之基板的制作方法, 其中形成该第一抗氧化层与该第二抗氧化层的方 法包括: 分别在该第一导电层与该第二导电层上电镀一镍/ 金层;以及 图案化该些镍/金层。 图式简单说明: 图1A-1D绘示分别为习知之基板上的导电通孔之制 作流程剖面图。 图2绘示为本发明之基板的结构剖面图。 图3A绘示为在基板两侧之表面上分别配置一导电 层之剖面图。 图3B绘示为在基板两侧之表面上分别配置一导电 层、一焊罩层及一抗氧化层之剖面图。 图4绘示为本发明之基板的结构剖面图。 图5绘示为在本发明之基板的两侧表面上分别配置 一焊罩层之剖面图。 图6A-6E绘示为本发明之具有双层线路层之基板的 制作流程剖面图。 图7A-7E绘示为另一种制作基板的制作流程剖面图 。 图8A-8C绘示为在基板上预先保留下电镀线,以于基 板之表面上依序形成表层线路、焊罩层及抗氧化 层之制作流程剖面图。 图9A-9C绘示为另一种在图7E中所示之基板的表面上 形成表层线路、焊罩层及抗氧化层之制作流程剖 面图。 图10A-10G绘示为本发明之具有多层线路层的基板之 制作流程剖面图。 图11A-11C绘示为在基板上预先保留下电镀线,以于 基板之表面上依序形成表层线路、焊罩层及抗氧 化层之制作流程剖面图。 图12A-12C绘示为另一种在图10G中所示之基板的表面 上形成表层线路、焊罩层及抗氧化层之制作流程 剖面图。 |
