| 主权项 |
1.一种用于缓冲之方法,该方法包含有下列步骤: 确定最近读出之资料是否包含虚拟资料; 选择性地跳过虚拟资料并因应一溢位状态读出下 一个储存位置的内容;以及 因应一个下溢状态而选择性地读出至少一先前读 出之资料之复制品,其中该至少一先前读出之资料 之复制品排除虚拟资料以及不受资料内容支配。 2.如申请专利范围第1项的方法,其进一步包含有: 因应最近读出之不包括虚拟资料之资料,而选择性 地读出下一个储存位置的资料之步骤。 3.如申请专利范围第1项的方法,其进一步包含有: 因应没有溢流和没有下溢状态的情形,而选择性地 自下一个储存位置读出资料之步骤。 4.如申请专利范围第1项的方法,其中该选择性跳过 虚拟资料的步骤,包含有至少跳过一储存位置。 5.如申请专利范围第1项的方法,其中该溢位状态包 含有位于储存位置之间的最近进行写入与读出操 作之许多可设定位址储存位置,该等可设定位址储 存位置系等于或超过一记述边缘。 6.如申请专利范围第1项的方法,其中该下溢状态包 含有位于储存位置之间的最近进行写入与读出操 作之许多可设定位址储存位置,该等可设定位址储 存位置系等于或少于一记述边缘。 7.如申请专利范围第1项的方法,其进一步包含有依 据一第一时序速率而将资料写入资料储存位置内, 其中读出作用的每一动作都是以一第二时序速率 为基础,而其中该第一和第二时序速率系为不同的 。 8.如申请专利范围第1项的方法,其进一步包含有: 决定产生一符号;与 平行地提供该符号以作为可被用来写入储存位置 内之资料。 9.一种用于缓冲之装置,该装置包含有: 至少一积体电路,其中该积体电路单独地或与其他 积体电路之组合包括有下列能力: 确定最近读出之资料是否包含虚拟资料; 选择性地跳过虚拟资料并因应一溢位状态读出下 一个储存位置的内容;与 因应一个下溢状态而选择性地读出至少一先前读 出之资料之复制品,其中该至少一先前读出之资料 之复制品排除虚拟资料以及不受资料内容支配。 10.如申请专利范围第9项的装置,其进一步包含有 一积体电路,其中该积体电路单独地或与其他积体 电路之组合之能力可以: 因应最近读出之不包括虚拟资料之资料,而选择性 地读出下一个储存位置的资料。 11.如申请专利范围第9项的装置,其进一步包含有 一积体电路,其中该积体电路单独地或与其他积体 电路之组合之能力可以: 因应没有溢流和没有下溢状态的情形,而选择性地 自下一个储存位置读出资料。 12.如申请专利范围第9项的装置,其中该积体电路 单独地或与其他积体电路之组合之能力,可以选择 性跳过虚拟资料,该能力包含有至少跳过一储存位 置之能力。 13.如申请专利范围第9项的装置,其中该溢位状态 包含有位于储存位置之间的最近进行写入与读出 操作之许多可设定位址储存位置,其等系等于或超 过一记述边缘之状态。 14.如申请专利范围第9项的装置,其中该下溢状态 包含有位于储存位置之间的最近进行写入与读出 操作之许多可设定位址储存位置,该等可设定位址 储存位置系等于或少于一记述边缘。 15.如申请专利范围第9项的装置,其进一步包含有 一积体电路,该积体电路单独地或与其他积体电路 之组合的能力可以: 依据一第一时序速率而将资料写入资料储存位置 内,其中读出作用的每一动作都是以一第二时序速 率为基础,而其中该第一和第二时序速率系为不同 的。 16.如申请专利范围第9项的装置,其进一步包含有 一积体电路,该积体电路单独地或与其他积体电路 之组合的能力可以: 决定产生一符号;与 平行地提供该符号以作为可被用来写入储存位置 内之资料。 17.一种用于提供介面之系统,该系统包含有: 一第一装置,其系用来提供与一第一计算平台之介 面; 一第二装置,其系用来提供与一第二计算平台之介 面; 一缓冲区装置,其包含至少一积体电路,其中该积 体电路单独地或与其他积体电路之组合包括有下 列能力: 自该第一装置接收资料, 确定最近读出之资料是否包含虚拟资料; 选择性地跳过虚拟资料并因应一溢位状态读出下 一个储存位置的内容; 因应一个下溢状态而选择性地读出至少一先前读 出之资料之复制品,其中至少一先前读出之资料之 复制品排除虚拟资料以及不受资料内容支配;以及 将所读取之资料提供给该第二装置。 18.如申请专利范围第17项的系统,其中该缓冲区装 置系依据通边构件互连快速(PCI express)标准来操作 。 19.如申请专利范围第17项的系统,其中该缓冲区装 置系依据无限频宽架构来操作。 20.如申请专利范围第17项的系统,其中该第一装置 包含有一输入/输出装置。 21.如申请专利范围第17项的系统,其中该第二装置 包含有一逻辑装置,该逻辑装置具有可提供通信协 定变换功能之能力。 22.如申请专利范围第1项之方法,更包含下列步骤: 因应于无溢流状态及无下溢状态选择性地提供该 虚拟资料。 23.如申请专利范围第9项之装置,其中该积体电路 系单独地或与其他积体电路组合时,该至少一积体 电路包括有下列能力: 因应于无溢流状态及无下溢状态选择性地提供该 虚拟资料。 24.如申请专利范围第17项之系统,其中该缓冲区装 置包含至少一积体电路,其中该积体电路单独地或 与其他积体电路之组合包括有下列能力: 因应于无溢流状态及无下溢状态选择性地提供该 虚拟资料。 图式简单说明: 第1图描述一习知的缓冲区; 第2图描述可以使用本发明一些具体例之系统一具 体例; 第3图描述依据本发明之一具体例的缓冲区系统之 一具体例;与 第4图描述依据本发明一个具体例的可用于一缓冲 区中之适当方法。 |
