发明名称 |
源极偏置的存储器单元阵列 |
摘要 |
一种使用“源极偏置”的存储器单元阵列,其中施加偏置电压至一个存储器单元(100)中的一个或多个FET的源极,以减小它们的“断开”状态的亚阈漏电流。在对于“断开”FET的小的正向偏置电压和对于正被读取的FET的地电位之间有选择地切换源极偏置电压。多个源极偏置电路(110,112,114,116)将有选择地切换的偏置电压提供该阵列中的存储器单元。 |
申请公布号 |
CN1742342A |
申请公布日期 |
2006.03.01 |
申请号 |
CN200380109193.4 |
申请日期 |
2003.10.21 |
申请人 |
模拟设备股份有限公司 |
发明人 |
M·D·伊比;G·P·米科尔;J·E·德马里斯 |
分类号 |
G11C11/419(2006.01);G11C11/409(2006.01);G11C17/18(2006.01) |
主分类号 |
G11C11/419(2006.01) |
代理机构 |
上海专利商标事务所有限公司 |
代理人 |
钱慰民 |
主权项 |
1.一种源极偏置存储器单元阵列,包括:多个存储器单元(100),它们为安排成行与列的一个阵列,每个所述列具有各自的公共节点(102,104,106,108),每个所述单元包括至少一个FET,一个给定的列中的每个单元的至少一个FET的源极在所述列的公共节点处连接在一起,每个单元的至少一个FET的栅极连至各自的行地址线(ROW 0,...,ROWN),当所述存储器单元的状态被读取时,该行地址线被允许,当所述单元未被读取时,在至少某些所述单元中的至少一个FET传导亚阈漏电流至所述公共节点,以及多个源极偏置电路(110,112,114,116),将每个源极偏置电路连至各自的所述公共节点之一,每个所述源极偏置电路包括:电阻(118,120,122,124),它连在所述源极偏置电路公共节点与地之间,以及开关(126,128,130,132),它跨接在所述电阻两端,当其闭合时,该电阻在所述源极偏置电路公共节点与地之间提供低电阻导电路径,所述开关响应于“读选择”信号(RS0,...,RSN)而闭合,无论何时读取连至所述源极偏置电路的公共节点的存储器单元之一,该信号都被允许,安排所述存储器单元阵列,从而当禁止所述“读选择”信号时,所述电阻传导连至所述源极偏置电路的公共节点的FET的亚阈漏极-源极漏电流,由此在所述公共节点处产生一个减少所述亚阈漏极-源极漏电流的电压。 |
地址 |
美国马萨诸塞州 |