| 主权项 |
2.如申请专利范围第1项所述之装置,其中,该电源供应电路的电源供应运作包括一用于把一电源供应电压供应至在该对应之组群中之感应放大器来作动该放大器的第一级,及一用于把一第二电源供应电压供应至该放大器来作动该放大器的第二级。3.如申请专利范围第2项所述之装置,其中,该电源供应电路系用于过驱动该感应放大器。4.如申请专利范围第1项所述之装置,其中,该装置具有一第一运作模式和一第二运作模式,在该第一运作模式中,在该储存单元中之至少一个感应放大器系被作动,在该第二运作模式中,在该储存单元中之比该第一运作模式中之较大数量的感应放大器系被作动。5.如申请专利范围第4项所述之装置,更包含一电源供应选择部份,该电源供应选择部份系用于在该第一和第二运作模式中之每一者中选择要被驱动的电源供应电路。6.如申请专利范围第4项所述之装置,其中,该第一运作模式是为了一资料读取/写入运作,而该第二运作模式是为了一回恢运作。7.如申请专利范围第6项所述之装置,更包含一DRAM的记忆体方块。8.如申请专利范围第7项所述之装置,更包含一列解码器和一行解码器。9.如申请专利范围第7项所述之装置,其中,该记忆体方块系被分割成次方块。10.如申请专利范围第2项所述之装置,其中,该第一和第二级系以一p通道MOS电晶体从其中一个切换至另一个。图式简单说明:第1图是为显示本发明一实施例之半导体记忆体装置之一记忆体方块(储存单元)之结构的图示;第2图是为显示在该实施例之半导体记忆体装置中之资料读取/写入运作中之情况的图示;第3图是为显示在该实施例之半导体记忆体装置中之回恢运作中之情况的图示;第4图是为显示该实施例之电源供应选择部份之结构之例子的电路图;第5A至5E图是为显示一过载型感应放大器之部份结构之一般例子及其之运作的图示;第6图是为显示一习知半导体记忆体装置之一记忆体方块(储存单元)之结构的图示;第7图是为显示在该习知半导体记忆体装置中之资料读取/写入运作中之情况的图示;及第8图是为显示在该习知半导体记忆体装置中之回恢运作中之情况的图示。 |
