使用最精简指令的多重字节微处理器架构

摘要

本发明涉及一种使用最精简指令的多重字节微处理器架构。主要是利用一组小于二的五次方个简单有效(efficient)却不能以其它指令合成而取代的正交性(orthogonal)指令集，及一个包含有二个堆栈(stack)，包括一个使子程序可以结构化地呼叫子程序的返回堆栈(Integral return stack)，和另一个可以在子程序之间方便地传递参数的参数堆栈(Integraparameter stack)，与具有二个控制信号，包括一个主时钟脉冲(Master clock signal)，和一个重设信号(External reset signal)的处理器(CPU)，使得每一个指令都可以在一个时钟脉冲(Singleclock cycle)内完成处理工作，明显地增加指令密度和指令执行速度，并减少停留在芯片的面积及耗电量，使架构中随时可以增加许多空间以容纳新指令，以适应新增的功能及硬件装置。

主权项

1.一种使用最精简指令的多重字节微处理器架构，其特征在于：所述多重字节微处理器架构使用一组少于二的五次方个指令集，在一个双堆栈的中央处理器架构内，来处理不断在扩充的功能的计算机设计，使计算机可以使用15位以上的任何字符来储存指令，并在每个字符中，可以塞入多个指令。