| 发明名称 | 半导体存储器 | ||
| 摘要 | 本发明提供了一种能伴随低功耗化进行数据不良补救的半导体存储器，包括：单元阵列，具备用于进行常规的数据写入、读出的正常数据部和存储用于对来自正常数据部的读出数据进行错误检测用的检查用数据的奇偶数据部；数据缓冲器，暂时保持来自上述单元阵列的读出数据和对单元阵列的写入数据；错误检测校正电路，从数据写入时输入的写入数据生成应存储于上述奇偶数据部中的检查用数据，根据在数据读出时从上述正常数据部读出的数据和从上述奇偶数据部读出的检查用数据，进行已读出的数据的错误检测校正；时序信号生成电路，检测上述数据缓冲器中的输出数据变化并生成时序信号；以及校正时序调整电路，由上述时序信号生成电路生成的时序信号所控制，将上述故障信号传送给上述故障译码/错误校正电路。 | ||
| 申请公布号 | CN1242412C | 申请公布日期 | 2006.02.15 |
| 申请号 | CN02122456.0 | 申请日期 | 2002.06.04 |
| 申请人 | 株式会社东芝 | 发明人 | 古贺光弘;吉田宗博;新矢宽 |
| 分类号 | G11C11/34(2006.01);G11C11/4063(2006.01);G11C7/00(2006.01);H01L27/10(2006.01) | 主分类号 | G11C11/34(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
| 主权项 | 1.一种半导体存储器，包括：单元阵列，具备用于进行常规的数据写入、读出的正常数据部和存储用于对来自正常数据部的读出数据进行错误检测用的检查用数据的奇偶数据部；数据缓冲器，暂时保持来自上述单元阵列的读出数据和对单元阵列的写入数据；错误检测校正电路，从数据写入时输入的写入数据生成应存储于上述奇偶数据部中的检查用数据，根据在数据读出时从上述正常数据部读出的数据和从上述奇偶数据部读出的检查用数据，进行已读出的数据的错误检测校正，该错误检测校正电路具有根据上述已读出的数据和检查用数据生成故障信号的故障生成电路和对已生成的故障信号译码并进行错误位的校正的故障译码/错误校正电路；时序信号生成电路，检测上述数据缓冲器中的输出数据变化并生成时序信号；以及校正时序调整电路，由上述时序信号生成电路生成的时序信号所控制，将上述故障信号传送给上述故障译码/错误校正电路。 | ||
| 地址 | 日本东京都 | ||