结构化积体电路装置

摘要

一种可架构的逻辑阵列，包括：包含有检查表的多个逻辑格；覆于多个逻辑格上之可定制的金属及通道连接层；多个装置可定制的I／O格；多个架构可定制的RAM区块；具可定制内容的ROM区块；以及具有可定制之I／O的微处理器，用以架构及测试该阵列，其中的定制全是在单一的通道层上完成。