延迟锁定环中的具有边沿抑制器的粗延迟调谐器电路

摘要

本发明公开了一个延迟锁定环，其包括具有适合与延迟锁定环(DLL)一起使用的边沿抑制器的粗延迟调谐器电路。此公开的调谐器电路提供DLL电路的减少的锁定时间。

主权项

1.一种与延迟锁定环一起使用的粗延迟调谐器电路，所述粗延迟调谐器电路包括：用于接收输入信号的输入节点，其中所述输入信号是时钟信号；触发电路，所述触发电路在操作上被耦合到所述输入节点，其中所述触发电路适于调节所述输入信号并响应于由所述输入信号达到的一个阈值电平来提供第一输出信号；边沿抑制器电路，其在操作上被耦合到所述触发电路，其中所述边沿抑制器电路适于接收所述第一输出信号，所述边沿抑制器电路适于提供一个正阶跃信号作为第二输出信号，并且其中所述边沿抑制器电路包括用于逻辑组合所述第一输出信号和所述第二输出信号以产生第三输出信号的组合装置；以及用于输出所述第三输出信号的输出节点。