发明名称 |
一种SDH类逻辑仿真激励数据缓存方法 |
摘要 |
本发明有关一种SDH类逻辑仿真激励数据缓存方法,包括:A)一报文生成模块生成初始报文,将初始报文放入第一FIFO(先进先出)装置;B)一LAPS封装模块从第一FIFO装置中取得一定量的报文进行LAPS封装,将封装后的报文放入第二FIFO装置;C)一VC4虚级联映射模块从第二FIFO装置中取得封装后的报文进行VC4虚级联映射,生成STM-1帧,放入第三FIFO装置;D)一总线接口转换模块从第三FIFO装置中取得STM-1帧数据,进行总线接口转换,生成总线数据,放入第四FIFO装置;再将生成的总线数据发送给被测试设备。本发明方法能提高SDH类逻辑仿真中激励产生的效率,加快仿真速度。 |
申请公布号 |
CN1725181A |
申请公布日期 |
2006.01.25 |
申请号 |
CN200410054777.2 |
申请日期 |
2004.07.20 |
申请人 |
华为技术有限公司 |
发明人 |
程智辉;李伟东;潘武飞 |
分类号 |
G06F9/455(2006.01);H04L12/56(2006.01);H04L29/06(2006.01) |
主分类号 |
G06F9/455(2006.01) |
代理机构 |
|
代理人 |
|
主权项 |
1、一种SDH类逻辑仿真激励数据缓存方法,其特征在于,包括下列步骤:A)一报文生成模块生成初始报文,将初始报文放入第一FIFO(先进先出)装置;B)一LAPS封装模块从第一FIFO装置中取得报文进行LAPS封装,将封装后的报文放入第二FIFO装置;C)一VC4虚级联映射模块从第二FIFO装置中取得封装后的报文进行VC4虚级联映射,生成STM-1帧,放入第三FIFO装置;D)一总线接口转换模块从第三FIFO装置中取得STM-1帧数据,进行总线接口转换,生成总线数据,放入第四FIFO装置;再将生成的总线数据发送给被测试设备。 |
地址 |
518129广东省深圳市龙岗区坂田华为总部办公楼 |