| 主权项 |
1.一种非挥发性半导体记忆装置,其系包含: 记忆胞阵列,其系将记忆胞复数个配置成阵列状所 组成者; 前述记忆胞系包含形成于半导体基板上之电晶体, 及连接于前述电晶体之源极、汲极端子间之电阻 値由于施加电压而变化之可变电阻元件而构成。 2.如申请专利范围第1项之非挥发性半导体记忆装 置,其中 前述可变电阻元件系由含有锰之钙钛矿构造之氧 化物所形成。 3.如申请专利范围第1项之非挥发性半导体记忆装 置,其中 前述记忆胞阵列系将包含串联连接复数个前述记 忆胞之记忆胞串联部之记忆胞区块配置复数个而 构成。 4.如申请专利范围第3项之非挥发性半导体记忆装 置,其中 前述记忆胞区块系于前述记忆胞串联部之至少一 端包含选择电晶体。 5.如申请专利范围第3项之非挥发性半导体记忆装 置,其中 构成前述记忆胞之前述电晶体之接通电阻系比对 应于资料记忆状态而变化之前述可变电阻元件之 电阻値变化范围低。 6.一种非挥发性半导体记忆装置之驱动方法,其系 前述非挥发性半导体记忆装置包含记忆胞阵列; 前述记忆胞阵列系将包含串联连接复数个记忆胞 之记忆胞串联部之记忆胞区块配置复数个而构成, 而前述记忆胞包含形成于半导体基板上之电晶体, 及连接于前述电晶体之源极、汲极端子间之电阻 値由于施加电压而变化之可变电阻元件而构成; 于资料读出时,执行第一步骤,其系至少对于所选 择之前述记忆胞区块,使前述记忆胞串联部之任一 个前述记忆胞之电晶体为非导通状态,选择该记忆 胞,将特定读出电压施加于前述记忆胞串联部之两 端,对于前述所选择之记忆胞进行资料之读出者; 且 于资料写入时,执行第二步骤,其系至少对于所选 择之前述记忆胞区块,使前述记忆胞串联部之任一 个前述记忆胞之电晶体为非导通状态,选择该记忆 胞,将特定写入电压施加于前述记忆胞串联部之两 端,对于前述所选择之记忆胞进行资料之写入者。 7.如申请专利范围第6项之非挥发性半导体记忆装 置之驱动方法,其中 于资料抹除时,执行第三步骤,其系至少对于所选 择之前述记忆胞区块,使前述记忆胞串联部之任一 个前述记忆胞之电晶体为非导通状态,选择该记忆 胞,将特定抹除电压施加于前述记忆胞串联部之两 端,对于前述所选择之记忆胞进行资料之抹除者。 图式简单说明: 图1系表示本发明之非挥发性半导体记忆装置之一 实施型态之记忆胞阵列之一部分之等价电路图。 图2系表示施加于用于本发明之非挥发性半导体记 忆装置之可变电阻元件之两端之写入脉冲之电压 振幅及可变电阻元件之电阻之关系之特性图。 图3系表示施加于用于本发明之非挥发性半导体记 忆装置之可变电阻元件之两端之写入脉冲之电压 振幅及可变电阻元件之电阻之关系之其他特性图 。 图4系表示将图1所示之本发明之非挥发性半导体 记忆装置之一实施型态之记忆胞阵列转换成NOR胞 阵列构造之等价电路图。 图5系表示本发明之非挥发性半导体记忆装置之一 实施型态之记忆胞阵列之布局之一部分之平面图( a)及同记忆胞阵列之元件构造之剖面图(b)。 图6系说明本发明之非挥发性半导体记忆装置之记 忆胞阵列之制造工序之一部分之工序剖面图。 图7系说明本发明之非挥发性半导体记忆装置之记 忆胞阵列之制造工序之一部分之工序剖面图。 图8系说明本发明之非挥发性半导体记忆装置之记 忆胞阵列之制造工序之一部分之工序剖面图。 图9系说明本发明之非挥发性半导体记忆装置之记 忆胞阵列之制造工序之一部分之工序剖面图。 图10系说明本发明之非挥发性半导体记忆装置之 记忆胞阵列之制造工序之一部分之工序剖面图。 图11系说明本发明之非挥发性半导体记忆装置之 记忆胞阵列之制造工序之一部分之工序剖面图。 图12系说明本发明之非挥发性半导体记忆装置之 记忆胞阵列之制造工序之一部分之工序剖面图。 图13系说明本发明之非挥发性半导体记忆装置之 记忆胞阵列之制造工序之一部分之工序剖面图。 图14系说明本发明之非挥发性半导体记忆装置之 记忆胞阵列之制造工序之一部分之工序剖面图。 图15系表示以往之NAND型快闪EEPROM之记忆胞阵列之 等价电路图。 图16系表示对应于图15所示之以往之NAND型快闪 EEPROM之记忆胞阵列之等价电路图之布局平面图。 图17为图16之布局平面图之A-A'线之元件构造之剖 面图。 图18为图15所示之以往之NAND型快闪EEPROM之记忆胞 阵列之动作说明图。 图19为以往之NAND型MRAM之记忆胞阵列之等价电路图 。 图20为图2所示之以往之NAND型MRAM之记忆胞阵列之 元件构造之剖面图。 图21为以往之NOR型MRAM之记忆胞阵列之等价电路图 。 图22为图21所示之以往之NOR型MRAM之记忆胞阵列之 元件构造剖面图。 |
