| 发明名称 | 高性能密码算法SoC芯片 | ||
| 摘要 | 本发明公开了一种高性能密码算法SoC芯片，通过一个受嵌入式CPU核103控制的通用I/O接口107与外部系统之间交换数据、指令和地址信息，所述SoC芯片置有公钥算法模块101进行多种公钥密码算法的运算、真随机数模块102进行产生真随机数的运算、分组加密模块104进行多种对称密码算法的运算、Hash算法模块105进行多种Hash算法的运算和安全保护电路106、片内安全数据/程序存储器108，上述模块、电路和存储器均通过高速片上通信总线109相互连接，并受嵌入式CPU核103的控制和调度。本发明通过应用片上系统概念的优化设计，提供了一款集产生、存储和应用机密数据于一体的高性能密码算法SoC芯片。 | ||
| 申请公布号 | CN1716841A | 申请公布日期 | 2006.01.04 |
| 申请号 | CN200410025133.0 | 申请日期 | 2004.06.14 |
| 申请人 | 上海安创信息科技有限公司 | 发明人 | 周玉洁;乔国培;张爱新 |
| 分类号 | H04L9/00(2006.01) | 主分类号 | H04L9/00(2006.01) |
| 代理机构 | 上海申汇专利代理有限公司 | 代理人 | 吴宝根 |
| 主权项 | 1.一种高性能密码算法SoC芯片，通过一个受嵌入式CPU核(103)控制的通用I/O接口(107)与外部系统之间交换数据、指令和地址信息，其特征在于所述SoC芯片置有公钥算法模块(101)进行多种公钥密码算法的运算、真随机数模块(102)进行产生真随机数的运算、分组加密模块(104)进行多种对称密码算法的运算、Hash算法模块(105)进行多种Hash算法的运算和安全保护电路(106)、片内安全数据/程序存储器(108)，上述模块、电路和存储器均通过高速片上通信总线(109)相互连接，并受嵌入式CPU核(103)的控制和调度。 | ||
| 地址 | 200030上海市乐山路33号1号楼402A | ||