发明名称 |
消除占空比误差的累积的集成电路 |
摘要 |
一种集成电路,其中包括第一信号反相开关电路,其接收从外部提供的信号作为第一输入信号,然后在响应开关信号的第一状态在对该输入信号逻辑反相之后输出该第一输入信号,并且响应该开关信号的第二状态直接输出该第一输入信号而不使其逻辑反相;信号处理电路,其根据第一信号反相开关电路的输出执行信号处理;以及第二信号反相开关电路,其接收通过信号处理电路的第一反相开关电路的输出,作为第二输入信号,然后响应该开关信号的第二状态,在对该输入信号进行逻辑反相之后输出该第二输入信号,以及响应该开关信号的第一状态直接输出该第二输入信号而不使其逻辑反相。 |
申请公布号 |
CN1235182C |
申请公布日期 |
2006.01.04 |
申请号 |
CN03101540.9 |
申请日期 |
2003.01.10 |
申请人 |
富士通株式会社 |
发明人 |
熊谷正雄;福田英人;鵜户真也 |
分类号 |
G09G3/20(2006.01);H04L29/00(2006.01) |
主分类号 |
G09G3/20(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
付建军 |
主权项 |
1.一种集成电路,其中包括:第一信号反相开关电路,其接收从外部提供的信号作为第一输入信号,然后响应开关信号的第一状态在对该输入信号逻辑反相之后输出该第一输入信号,并且响应该开关信号的第二状态直接输出该第一输入信号而不使其逻辑反相;信号处理电路,其根据第一信号反相开关电路的输出执行信号处理;以及第二信号反相开关电路,其接收所述第一反相开关电路的输出,作为第二输入信号,然后响应该开关信号的第二状态,在对该输入信号进行逻辑反相之后输出该第二输入信号,以及响应该开关信号的第一状态直接输出该第二输入信号而不使其逻辑反相。 |
地址 |
日本神奈川 |