发明名称 半导体器件及其制造方法
摘要 本发明提供了一种半导体器件,该半导体器件包括:形成在半导体衬底10上的第一绝缘膜26、掩埋在形成的下至源/漏扩散层22的第一接触孔28a内的第一导电塞32、形成在第一绝缘膜26上的电容器44、形成在第一绝缘膜26上并覆盖电容器44的第一氢扩散阻止膜48、形成在第一氢扩散阻止膜上且表面被平坦化的第二绝缘膜50、形成在第一氢扩散阻止膜48上且表面被平坦化的第二氢扩散阻止膜52、形成在第二绝缘膜50上的第二氢扩散阻止膜52、掩埋在形成的下至电容器44的下电极38或上电极42的第二接触孔56内的第二导电塞62、掩埋在形成的下至第一导电塞32的第三接触孔58内的第三导电塞62、以及连接到第二导电塞62或第三导电塞62的互连件64。
申请公布号 CN1716609A 申请公布日期 2006.01.04
申请号 CN200510009571.2 申请日期 2005.02.25
申请人 富士通株式会社 发明人 永井孝一;菊池秀明;佐次田直也;尾崎康孝
分类号 H01L27/105(2006.01);H01L21/8239(2006.01) 主分类号 H01L27/105(2006.01)
代理机构 隆天国际知识产权代理有限公司 代理人 王玉双;潘培坤
主权项 1.一种半导体器件,包括:晶体管,包含:形成在半导体衬底上的栅电极,且该半导体衬底与该栅电极之间形成有栅极绝缘膜;以及在该栅电极两侧的该半导体衬底内形成的源/漏扩散层;第一绝缘膜,其形成在该半导体衬底与该晶体管上;第一导电塞,其掩埋在形成的、下至该源/漏扩散层的第一接触孔内;电容器,其形成在该第一绝缘膜上,且该电容器包含下电极、形成在该下电极上的介电膜及形成在该介电膜上的上电极;第一氢扩散阻止膜,其形成在该第一绝缘膜上,覆盖该电容器,用于阻止氢的扩散;第二绝缘膜,其形成在该第一氢扩散阻止膜上,该第二绝缘膜的表面被平坦化;第二氢扩散阻止膜,其形成在该第二绝缘膜上,用于防止氢的扩散;第二导电塞,其掩埋在形成的、下至该下电极或该上电极的第二接触孔内;第三导电塞,其掩埋在形成的、下至该第一导电塞的第三接触孔内;以及互连件,其形成在该第二氢扩散阻止膜上,并连接至该第二导电塞或该第三导电塞。
地址 日本神奈川县