| 主权项 |
1.一种阵列基板,其系平面显示装置用者,具备:配线图案,其排列于绝缘基板上;连接垫,其连接于上述配线图案的一端部;绝缘膜,其覆盖上述配线图案,且形成有使上述连接垫露出的去除部,厚度为1m以上;及像素电极,其系于由配置于该绝缘膜上之导电层图案所形成之像素区域上排列成矩阵状;其特征在于:区划上述去除部之上述绝缘膜内缘端面上,于由基板外侧面临上述连接垫行之处设有肩部。2.如申请专利范围第1项之阵列基板,其中上述内缘端面在平面图中,向基板内侧形成凹凸的波形,且该波形的间距约略等于上述连接垫之排列间距。3.一种阵列基板之制造方法,其系显示装置用之阵列基板之制造方法,包含:在绝缘基板上设置排列于绝缘基板上之配线图案及连接于上述配线图案之一端部的连接垫之一连串步骤;经由光阻的涂敷、曝光及显影而制成覆盖上述配线图案之厚度1m以上的绝缘膜及使上述连接垫露出的去除部之步骤;及制成由配置于该绝缘膜上之导电层的图案形成且在像素区域上排列成矩阵状的像素电极之步骤;其特征在于:于形成上述绝缘膜图案的曝光时,划分成非曝光区域、用于设置上述去除部之全曝光区域及设定成累计曝光强度成为此等区域间之値的中间曝光区域,藉此在区划上述去除部之上述绝缘膜内缘端面上,于由基板外侧面临上述连接垫之处设置肩部。4.如申请专利范围第3项之阵列基板之制造方法,其中上述像素电极系包含形成反射像素电极之光反射金属层的图案,藉由使用一个光罩图案的曝光,形成上述肩部,同时在上述光反射金属层之图案的配置处形成凹凸图案。5.如申请专利范围第4项之阵列基板制造方法,其中于上述光罩图案,在用以设置上述凹凸图案的开口部及用以设置上述肩部的开口部之间,对开口直径设差;藉此,上述凹凸图案的离上述绝缘膜之平坦面之深度成为至上述肩部之深度的约1/2或其以下。6.如申请专利范围第4项之阵列基板之制造方法,其中于上述光罩图案,在用以设置上述凹凸图案的半透过部及用以设置上述肩部的半透过部之间,对透过率设差;藉此,上述凹凸图案的离上述绝缘膜之平坦面之深度成为至上述肩部之深度的约1/2或其以下。图式简单说明:图1为本发明之一实施例之液晶显示装置的概略立体图。图2为本发明之一实施例之阵列基板中的像素区域之剖面图。图3为本发明之一实施例之液晶显示装置中的连接区域之概略剖面图。图4为本发明之一实施例之阵列基板中的连接区域之概略平面图。图5A至5E为阵列基板制造方法的第一实施例之工程图,其系包含针对第一实施例中的主要部份进行更进一步说明之模式性剖面图。图6A至6B为以阵列基板制造方法之第一实施例为说明对象之工程图,其系包含对应于图5之模式性剖面图。图7A至7C为以阵列基板制造方法之第二实施例为说明对象之工程图,其系包含模式性剖面图。图8A至8D为以阵列基板制造方法之第二实施例为说明对象之工程图,其系包含模式性剖面图。图9为阵列基板之其他实施例为内容之剖面图。图10A-10E为以比较例之阵列基板制造方法之主要部份为说明对象之工程图,其系包含模式性剖面图。 |
